Cadence Design Systems, Inc. hari ini mengumumkan pengiriman Cadence Cerebrus Intelligent Chip Explorer, alat berbasis pembelajaran mesin (ML) baru yang mengotomatiskan dan menskalakan desain chip digital, memungkinkan pelanggan mencapai tujuan desain chip yang menuntut secara efisien. Kombinasi Cerebrus dan aliran RTL-to-signoff Cadence menawarkan kemampuan bagi desainer chip, tim CAD, dan pengembang IP tingkat lanjut untuk meningkatkan produktivitas rekayasa hingga 10X dibandingkan pendekatan manual sambil juga mewujudkan daya, kinerja, dan daya hingga 20% lebih baik. daerah (PPA).
Dengan tambahan Cerebrus ke portofolio produk digital yang lebih luas, Cadence menawarkan aliran penuh digital berkemampuan ML tercanggih di industri, mulai dari sintesis hingga implementasi dan penandatanganan. Alat baru ini didukung cloud di Amazon Web Services (AWS) dan perangkat terkemuka lainnya platform cloud dan menggunakan sumber daya komputasi yang sangat skalabel untuk memenuhi persyaratan desain dengan cepat di berbagai pasar termasuk konsumen, komputasi hyperscale, komunikasi 5G, otomotif, dan seluler.
Cerebrus memberi pelanggan manfaat berikut:
- Penguatan ML: Menemukan solusi aliran dengan cepat, insinyur manusia mungkin tidak secara alami mencoba atau mengeksplorasi, meningkatkan PPA dan produktivitas.
- Penggunaan kembali model ML: Memungkinkan pembelajaran desain diterapkan secara otomatis ke desain masa depan, mengurangi waktu untuk hasil yang lebih baik.
- Peningkatan produktivitas: Memungkinkan satu insinyur mengoptimalkan aliran RTL-ke-GDS lengkap secara otomatis untuk banyak blok secara bersamaan, memungkinkan tim desain penuh menjadi lebih produktif.
- Komputasi terdistribusi secara besar-besaran: Menyediakan eksplorasi desain lokal atau berbasis cloud yang dapat diskalakan untuk pengoptimalan aliran yang lebih cepat.
- Antarmuka yang mudah digunakan: Kokpit pengguna yang andal memungkinkan analisis hasil interaktif dan menjalankan manajemen untuk mendapatkan wawasan berharga tentang metrik desain.
“Sebelumnya, tim desain tidak memiliki cara otomatis untuk menggunakan kembali pengetahuan desain historis, yang menyebabkan kelebihan waktu yang dihabiskan untuk pembelajaran ulang manual dengan setiap proyek baru dan kehilangan margin,” kata Dr. Chin-Chi Teng, wakil presiden senior dan umum manajer di Digital & Signoff Group di Cadence. “Pengiriman Cerebrus menandai revolusi industri EDA dengan desain chip digital berbasis ML di mana tim teknik memiliki peluang lebih besar untuk memberikan dampak yang lebih tinggi di organisasi mereka karena mereka dapat membongkar proses manual. Saat industri terus bergerak ke node tingkat lanjut dan ukuran serta kompleksitas desain meningkat, Cerebrus memungkinkan desainer mencapai tujuan PPA dengan lebih efisien.”
Cerebrus adalah bagian dari aliran penuh digital Cadence yang lebih luas, bekerja secara mulus dengan Genus Synthesis Solution, Innovus Implementation System, Tempus Timing Signoff Solution, Joules RTL Power Solution, Voltus IC Power Integrity Solution, dan Pegasus Verification System untuk menyediakan jalur cepat kepada pelanggan penutupan desain dan prediktabilitas yang lebih baik. Alat baru dan aliran yang lebih luas mendukung Desain Sistem Cerdas perusahaan™ strategi, yang memungkinkan kecerdasan meresap untuk keunggulan desain.
Pengesahan Pelanggan
“Untuk memaksimalkan kinerja produk baru secara efisien yang menggunakan node proses yang muncul, alur implementasi digital yang digunakan oleh tim teknik kami perlu terus diperbarui. Optimalisasi aliran desain otomatis sangat penting untuk mewujudkan pengembangan produk pada throughput yang jauh lebih tinggi. Cerebrus, dengan kemampuan ML inovatifnya, dan alat Cadence RTL-to-signoff telah menyediakan pengoptimalan aliran otomatis dan eksplorasi denah lantai, meningkatkan kinerja desain hingga lebih dari 10%. Menyusul keberhasilan ini, pendekatan baru akan diadopsi dalam pengembangan proyek desain terbaru kami.”
- Satoshi Shibatani, direktur, Desain Digital Teknologi Departemen, Divisi R&D EDA Bersama, Renesas
“Seiring Samsung Foundry terus menyebarkan node proses terkini, efisiensi program Design Technology Co-Optimization (DTCO) kami sangat penting, dan kami selalu mencari cara inovatif untuk melampaui PPA dalam keping penerapan. Sebagai bagian dari kemitraan jangka panjang kami dengan Cadence, Samsung Foundry telah menggunakan Cerebrus dan alur implementasi digital Cadence pada beberapa aplikasi. Kami telah mengamati lebih dari 8% pengurangan daya pada beberapa blok kami yang paling kritis hanya dalam beberapa hari dibandingkan upaya manual selama berbulan-bulan. Selain itu, kami menggunakan Cerebrus untuk ukuran jaringan distribusi daya denah lantai otomatis, yang menghasilkan lebih dari 50% waktu desain akhir yang lebih baik. Karena Cerebrus dan alur implementasi digital memberikan PPA yang lebih baik dan peningkatan produktivitas yang signifikan, solusi tersebut telah menjadi tambahan yang berharga untuk program DTCO kami.”
– Sangyun Kim, wakil presiden, Teknologi Desain, Samsung Foundry
Untuk informasi lebih lanjut, kunjungi www.cadence.com
