A Cadence Design Systems, Inc. anunciou hoje o fornecimento do Cadence Cerebrus Intelligent Chip Explorer, uma nova ferramenta baseada em aprendizado de máquina (ML) que automatiza e dimensiona o design de chip digital, permitindo que os clientes atinjam com eficiência as exigentes metas de design de chips. A combinação do Cerebrus e do fluxo RTL para aprovação da Cadence oferece aos projetistas de chips avançados, equipes de CAD e desenvolvedores de IP a capacidade de melhorar a produtividade da engenharia em até 10X em comparação com uma abordagem manual, ao mesmo tempo em que obtém potência, desempenho e área (PPA).
Com a adição do Cerebrus ao portfólio de produtos digitais mais amplo, a Cadence oferece o fluxo completo digital habilitado para ML mais avançado da indústria, desde a síntese até a implementação e aprovação. A nova ferramenta é habilitada para nuvem na Amazon Web Services (AWS) e outros líderes plataformas de nuvem e utiliza recursos de computação altamente escaláveis para atender rapidamente aos requisitos de design em uma ampla gama de mercados, incluindo consumo, computação em hiperescala, comunicações 5G, automotivo e móvel.
O Cerebrus oferece aos clientes os seguintes benefícios:
- Reforço ML: Encontra rapidamente soluções de fluxo que os engenheiros humanos podem não tentar ou explorar naturalmente, melhorando o PPA e a produtividade.
- Reutilização do modelo de ML: Permite que o aprendizado do projeto seja aplicado automaticamente a projetos futuros, reduzindo o tempo para obter melhores resultados.
- Produtividade aprimorada: Permite que um único engenheiro otimize o fluxo RTL para GDS completo automaticamente para muitos blocos simultaneamente, permitindo que equipes de projeto completas sejam mais produtivas.
- Computação massivamente distribuída: Fornece exploração de design escalonável local ou baseado em nuvem para otimização de fluxo mais rápida.
- Interface fácil de usar: O poderoso cockpit do usuário permite análises interativas de resultados e gerenciamento de execução para obter informações valiosas sobre as métricas de design.
“Anteriormente, as equipes de design não tinham uma maneira automatizada de reutilizar o conhecimento de design histórico, levando a um tempo excessivo gasto em reaprendizagem manual com cada novo projeto e margens perdidas”, disse Dr. Chin-Chi Teng, vice-presidente sênior e geral gerente do Digital & Signoff Group da Cadence. “A entrega do Cerebrus marca uma revolução da indústria de EDA com design de chip digital baseado em ML, onde as equipes de engenharia têm uma oportunidade maior de fornecer maior impacto em suas organizações porque podem descarregar os processos manuais. À medida que a indústria continua a se mover para nós avançados e o tamanho e a complexidade do projeto aumentam, o Cerebrus permite que os projetistas atinjam as metas de PPA com muito mais eficiência ”.
Cerebrus faz parte do fluxo total digital da Cadence mais amplo, trabalhando perfeitamente com a Solução Genus Synthesis, Sistema de Implementação Innovus, Solução Tempus Timing Signoff, Solução Joules RTL Power, Solução Voltus IC Power Integrity e Sistema de Verificação Pegasus para fornecer aos clientes um caminho rápido para fechamento do projeto e melhor previsibilidade. A nova ferramenta e o fluxo mais amplo apóiam o Design de Sistema Inteligente da empresa™ estratégia, que permite inteligência penetrante para excelência em design
Endossos de clientes
“Para maximizar com eficiência o desempenho de novos produtos que usam nós de processo emergentes, os fluxos de implementação digital usados por nossa equipe de engenharia precisam ser atualizados continuamente. A otimização automatizada do fluxo de projeto é crítica para realizar o desenvolvimento de produtos com um rendimento muito maior. O Cerebrus, com seus recursos de ML inovadores, e as ferramentas Cadence RTL-to-signoff forneceram otimização de fluxo automatizada e exploração de planta baixa, melhorando o desempenho do projeto em mais de 10%. Após este sucesso, a nova abordagem será adotada no desenvolvimento de nossos projetos de design mais recentes. ”
- Satoshi Shibatani, diretor, Design Digital Equipar Departamento, Divisão EDA de P&D Compartilhada, Renesas
“À medida que a Samsung Foundry continua a implantar nós de processo atualizados, a eficiência do nosso programa Design Technology Co-Optimization (DTCO) é muito importante e estamos sempre procurando maneiras inovadoras de superar o PPA em lasca implementação. Como parte de nossa parceria de longo prazo com a Cadence, a Samsung Foundry usou o Cerebrus e o fluxo de implementação digital da Cadence em vários aplicativos. Observamos uma redução de energia de mais de 8% em alguns de nossos blocos mais críticos em apenas alguns dias, em comparação com muitos meses de esforço manual. Além disso, estamos usando o Cerebrus para dimensionamento automatizado da rede de distribuição de energia da planta baixa, o que resultou em um tempo de projeto final mais de 50% melhor. Devido ao Cerebrus e ao fluxo de implementação digital entregando melhor PPA e melhorias significativas de produtividade, a solução se tornou uma adição valiosa ao nosso programa DTCO. ”
- Sangyun Kim, vice-presidente, Tecnologia de Design, Samsung Foundry
Para mais informações, visite www.cadência.com
