Cadence Design Systems, Inc. heeft vandaag de levering aangekondigd van de Cadence Cerebrus Intelligent Chip Explorer, een nieuwe op machine learning (ML) gebaseerde tool die het ontwerp van digitale chips automatiseert en schaalt, waardoor klanten op efficiënte wijze veeleisende chipontwerpdoelen kunnen bereiken. De combinatie van Cerebrus en de Cadence RTL-to-signoff-stroom biedt geavanceerde chipontwerpers, CAD-teams en IP-ontwikkelaars de mogelijkheid om de engineeringproductiviteit tot 10x te verbeteren in vergelijking met een handmatige benadering, terwijl ze ook tot 20% betere power, performance en area (PPA) realiseren.
Met de toevoeging van Cerebrus aan de bredere digitale productportfolio, biedt Cadence de meest geavanceerde ML-enabled digitale volledige stroom van de industrie, van synthese tot implementatie en aftekening. De nieuwe tool is cloud-enabled op Amazon Web Services (AWS) en andere toonaangevende cloudplatforms en maakt gebruik van zeer schaalbare computerbronnen om snel te voldoen aan ontwerpvereisten in een breed scala van markten, waaronder consumenten, hyperscale computing, 5G-communicatie, automotive en mobiel.
Cerebrus biedt klanten de volgende voordelen:
- Versterking ML: Vindt snel flow-oplossingen die menselijke ingenieurs misschien niet van nature proberen of onderzoeken, waardoor PPA en productiviteit worden verbeterd.
- Hergebruik van ML-model: Maakt het mogelijk om ontwerplessen automatisch toe te passen op toekomstige ontwerpen, waardoor er minder tijd is voor betere resultaten.
- Verbeterde productiviteit: Laat een enkele technicus de volledige RTL-naar-GDS-stroom automatisch optimaliseren voor veel blokken tegelijk, waardoor volledige ontwerpteams productiever kunnen zijn.
- Massaal gedistribueerde computers: Biedt schaalbare ontwerpverkenning op locatie of in de cloud voor snellere stroomoptimalisatie.
- Gebruiksvriendelijke interface: Krachtige gebruikerscockpit maakt interactieve resultaatanalyse en uitvoeringsbeheer mogelijk om waardevolle inzichten in ontwerpstatistieken te verkrijgen.
"Voorheen beschikten ontwerpteams niet over een geautomatiseerde manier om historische ontwerpkennis opnieuw te gebruiken, waardoor er te veel tijd werd besteed aan handmatig opnieuw leren bij elk nieuw project en verloren marges", aldus Dr. Chin-Chi Teng, senior vice president en general manager in de Digital & Signoff Group bij Cadence. “De levering van Cerebrus markeert een revolutie in de EDA-industrie met ML-gestuurd digitaal chipontwerp, waarbij technische teams een grotere kans hebben om een grotere impact in hun organisaties te bieden omdat ze handmatige processen kunnen ontlasten. Terwijl de industrie steeds verder evolueert naar geavanceerde knooppunten en de ontwerpomvang en -complexiteit toenemen, stelt Cerebrus ontwerpers in staat PPA-doelen veel efficiënter te bereiken.”
Cerebrus maakt deel uit van de bredere digitale volledige stroom van Cadence en werkt naadloos samen met de Genus Synthesis Solution, Innovus Implementation System, Tempus Timing Signoff Solution, Joules RTL Power Solution, Voltus IC Power Integrity Solution en Pegasus Verification System om klanten een snelle weg te bieden naar ontwerpafsluiting en betere voorspelbaarheid. De nieuwe tool en de bredere stroom ondersteunen het Intelligent System Design van het bedrijf™ strategie, die doordringende intelligentie mogelijk maakt voor uitmuntend ontwerp.
Aanbevelingen van klanten
“Om de prestaties van nieuwe producten die opkomende procesknooppunten gebruiken efficiënt te maximaliseren, moeten de digitale implementatiestromen die door ons technische team worden gebruikt, continu worden bijgewerkt. Geautomatiseerde ontwerpstroomoptimalisatie is van cruciaal belang voor het realiseren van productontwikkeling met een veel hogere doorvoer. Cerebrus, met zijn innovatieve ML-mogelijkheden, en de Cadence RTL-to-signoff-tools hebben gezorgd voor geautomatiseerde stroomoptimalisatie en plattegrondverkenning, waardoor de ontwerpprestaties met meer dan 10% zijn verbeterd. Na dit succes zal de nieuwe aanpak worden toegepast bij de ontwikkeling van onze nieuwste ontwerpprojecten.”
- Satoshi Shibatani, directeur Digitaal Ontwerp Technologie Afdeling, gedeelde R&D EDA-divisie, Renesas
“Terwijl Samsung Foundry doorgaat met het implementeren van up-to-date procesknooppunten, is de efficiëntie van ons Design Technology Co-Optimization (DTCO)-programma erg belangrijk, en we zijn altijd op zoek naar innovatieve manieren om PPA te overtreffen in spaander implementatie. Als onderdeel van onze langdurige samenwerking met Cadence, heeft Samsung Foundry Cerebrus en de Cadence digitale implementatiestroom voor meerdere applicaties gebruikt. We hebben meer dan 8% vermogensreductie waargenomen op enkele van onze meest kritieke blokken in slechts een paar dagen tijd versus vele maanden handmatige inspanning. Daarnaast gebruiken we Cerebrus voor de geautomatiseerde dimensionering van het stroomdistributienetwerk, wat heeft geresulteerd in een meer dan 50% betere timing van het uiteindelijke ontwerp. Dankzij Cerebrus en de digitale implementatiestroom die betere PPA en aanzienlijke productiviteitsverbeteringen oplevert, is de oplossing een waardevolle aanvulling op ons DTCO-programma geworden.”
– Sangyun Kim, vice-president Design Technology, Samsung Foundry
Voor meer informatie, bezoek www.cadans.com
