Cadence Design Systems, Inc. hôm nay đã công bố việc cung cấp Cadence Cerebrus chip thông minh Explorer, một công cụ dựa trên máy học (ML) mới để tự động hóa và mở rộng quy mô thiết kế chip kỹ thuật số, cho phép khách hàng đạt được các mục tiêu thiết kế chip khắt khe một cách hiệu quả. Sự kết hợp giữa Cerebrus và luồng Cadence RTL-to-signoff cung cấp cho các nhà thiết kế chip tiên tiến, nhóm CAD và nhà phát triển IP khả năng cải thiện năng suất kỹ thuật lên đến 10 lần so với cách tiếp cận thủ công đồng thời nhận ra sức mạnh, hiệu suất và khu vực (PPA).
Với việc bổ sung Cerebrus vào danh mục sản phẩm kỹ thuật số rộng lớn hơn, Cadence cung cấp toàn bộ quy trình kỹ thuật số hỗ trợ ML tiên tiến nhất trong ngành, từ tổng hợp thông qua triển khai và ký kết. Công cụ mới được hỗ trợ đám mây trên Amazon Web Services (AWS) và các công cụ hàng đầu khác nền tảng đám mây và sử dụng các tài nguyên máy tính có khả năng mở rộng cao để đáp ứng nhanh chóng các yêu cầu thiết kế trên nhiều thị trường bao gồm người tiêu dùng, điện toán siêu tỷ lệ, truyền thông 5G, ô tô và di động.
Cerebrus cung cấp cho khách hàng những lợi ích sau:
- Gia cố ML: Nhanh chóng tìm ra các giải pháp luồng mà các kỹ sư của con người có thể không tự nhiên thử hoặc khám phá, cải thiện PPA và năng suất.
- Tái sử dụng mô hình ML: Cho phép tự động áp dụng các kiến thức thiết kế vào các thiết kế trong tương lai, giảm thời gian để đạt được kết quả tốt hơn.
- Cải thiện năng suất: Cho phép một kỹ sư tối ưu hóa luồng RTL-to-GDS hoàn chỉnh tự động cho nhiều khối đồng thời, cho phép các nhóm thiết kế đầy đủ làm việc hiệu quả hơn.
- Máy tính phân tán rộng rãi: Cung cấp tính năng khám phá thiết kế tại chỗ hoặc dựa trên đám mây có thể mở rộng để tối ưu hóa luồng nhanh hơn.
- Giao diện dễ sử dụng: Buồng lái người dùng mạnh mẽ cho phép phân tích kết quả tương tác và quản lý điều hành để có được thông tin chi tiết có giá trị về các chỉ số thiết kế.
Tiến sĩ Chin-Chi Teng, phó chủ tịch cấp cao kiêm tổng quản lý của Digital & Signoff Group tại Cadence. “Việc cung cấp Cerebrus đánh dấu một cuộc cách mạng trong ngành EDA với thiết kế chip kỹ thuật số điều khiển ML, nơi các nhóm kỹ sư có cơ hội lớn hơn để cung cấp tác động cao hơn trong tổ chức của họ vì họ có thể giảm tải các quy trình thủ công. Khi ngành tiếp tục chuyển sang các nút nâng cao và kích thước và độ phức tạp của thiết kế tăng lên, Cerebrus cho phép các nhà thiết kế đạt được các mục tiêu PPA hiệu quả hơn nhiều. ”
Cerebrus là một phần của luồng kỹ thuật số Cadence rộng lớn hơn, hoạt động liên tục với Giải pháp tổng hợp chi, Hệ thống triển khai Innovus, Giải pháp báo hiệu thời gian Tempus, Giải pháp nguồn Joules RTL, Giải pháp toàn vẹn nguồn điện IC Voltus và Hệ thống xác minh Pegasus để cung cấp cho khách hàng một con đường nhanh chóng đến đóng thiết kế và khả năng dự đoán tốt hơn. Công cụ mới và quy trình rộng hơn hỗ trợ Thiết kế Hệ thống Thông minh của công ty™ chiến lược, cho phép thông minh lan tỏa để thiết kế xuất sắc.
Xác nhận của khách hàng
“Để tối đa hóa hiệu quả hiệu suất của các sản phẩm mới sử dụng các nút quy trình mới nổi, các luồng triển khai kỹ thuật số do nhóm kỹ sư của chúng tôi sử dụng cần phải được cập nhật liên tục. Tối ưu hóa luồng thiết kế tự động là rất quan trọng để thực hiện phát triển sản phẩm với thông lượng cao hơn nhiều. Cerebrus, với khả năng ML sáng tạo và các công cụ Cadence RTL-to-signoff đã cung cấp khả năng tối ưu hóa luồng tự động và thăm dò sơ đồ tầng, cải thiện hơn 10% hiệu suất thiết kế. Tiếp nối thành công này, cách tiếp cận mới sẽ được áp dụng trong quá trình phát triển các dự án thiết kế mới nhất của chúng tôi. ”
– Satoshi Shibatani, giám đốc, Thiết kế kỹ thuật số Công nghệ Phòng, Phòng R&D chung EDA, Renesas
“Khi Samsung Foundry tiếp tục triển khai các nút quy trình cập nhật, hiệu quả của chương trình Đồng tối ưu hóa Công nghệ Thiết kế (DTCO) của chúng tôi là rất quan trọng và chúng tôi luôn tìm kiếm những cách thức sáng tạo để vượt qua PPA trong Chip thực hiện. Là một phần trong quan hệ đối tác lâu dài của chúng tôi với Cadence, Samsung Foundry đã sử dụng Cerebrus và quy trình triển khai kỹ thuật số Cadence trên nhiều ứng dụng. Chúng tôi đã quan sát thấy mức giảm điện năng hơn 8% trên một số khối quan trọng nhất của chúng tôi chỉ trong vài ngày so với nỗ lực thủ công trong nhiều tháng. Ngoài ra, chúng tôi đang sử dụng Cerebrus để định kích thước mạng lưới phân phối điện sơ đồ sàn tự động, điều này đã dẫn đến thời gian thiết kế cuối cùng tốt hơn hơn 50%. Do Cerebrus và quy trình triển khai kỹ thuật số cung cấp PPA tốt hơn và cải thiện năng suất đáng kể, giải pháp đã trở thành một bổ sung có giá trị cho chương trình DTCO của chúng tôi. ”
- Sangyun Kim, phó chủ tịch, Công nghệ thiết kế, Samsung Foundry
Để biết thêm thông tin, hãy truy cập www.cadence.com
