Cadence Design Systems, Inc. сегодня объявила о поставке Cadence Cerebrus Intelligent Chip Explorer, нового инструмента на основе машинного обучения (ML), который автоматизирует и масштабирует дизайн цифровых микросхем, позволяя клиентам эффективно достигать требовательных целей проектирования микросхем. Комбинация Cerebrus и потока Cadence RTL-to-signoff предлагает продвинутым разработчикам микросхем, командам САПР и разработчикам IP возможность повысить производительность проектирования до 10 раз по сравнению с ручным подходом, а также реализовать до 20% повышение мощности, производительности и площадь (PPA).
С добавлением Cerebrus к более широкому портфелю цифровых продуктов, Cadence предлагает самый передовой в отрасли цифровой полный поток с поддержкой машинного обучения, от синтеза до внедрения и утверждения. Новый инструмент поддерживает облачные технологии Amazon Web Services (AWS) и других ведущих облачных платформ и использует высокомасштабируемые вычислительные ресурсы для быстрого удовлетворения требований проектирования на широком спектре рынков, включая потребительские, гипермасштабируемые вычисления, связь 5G, автомобильную и мобильную связь.
Церебрус предоставляет покупателям следующие преимущества:
- Армирование ML: Быстро находит потоковые решения, которые инженеры-люди, естественно, не могут пробовать или исследовать, улучшая PPA и производительность.
- Повторное использование модели ML: Позволяет автоматически применять полученные знания к будущим проектам, сокращая время на достижение лучших результатов.
- Повышенная производительность: Позволяет одному инженеру автоматически оптимизировать полный поток RTL-to-GDS для множества блоков одновременно, позволяя полным проектным группам работать более продуктивно.
- Массивно распределенные вычисления: Предоставляет масштабируемое локальное или облачное исследование дизайна для более быстрой оптимизации потока.
- Удобный интерфейс: Мощная пользовательская панель управления позволяет проводить интерактивную аналитику результатов и управлять запуском, чтобы получить ценную информацию о метриках проекта.
«Раньше у проектных групп не было автоматизированного способа повторного использования исторических знаний о дизайне, что приводило к лишнему времени, затрачиваемому на ручное повторное обучение для каждого нового проекта, и к потере прибыли», - сказал доктор Чин-Чи Тенг, старший вице-президент и генеральный директор менеджер группы Digital & Signoff в Cadence. «Поставка Cerebrus знаменует собой революцию в отрасли EDA с созданием цифровых микросхем на основе машинного обучения, где инженерные группы имеют больше возможностей для повышения эффективности своих организаций, поскольку они могут разгрузить ручные процессы. По мере того, как отрасль продолжает переходить на усовершенствованные узлы, а размер и сложность конструкции увеличиваются, Cerebrus позволяет дизайнерам достигать целей PPA намного эффективнее ».
Cerebrus является частью более широкого цифрового полного потока Cadence, безупречно работающего с Genus Synthesis Solution, Innovus Implementation System, Tempus Timing Signoff Solution, Joules RTL Power Solution, Voltus IC Power Integrity Solution и Pegasus Verification System, чтобы предоставить клиентам быстрый путь к закрытие дизайна и лучшая предсказуемость. Новый инструмент и более широкий поток поддерживают интеллектуальный дизайн системы компании.™ стратегия, которая обеспечивает всеобъемлющий интеллект для совершенствования дизайна.
Отзывы клиентов
«Чтобы максимально повысить производительность новых продуктов, использующих новые технологические узлы, потоки цифрового внедрения, используемые нашей командой инженеров, должны постоянно обновляться. Автоматическая оптимизация процесса проектирования имеет решающее значение для реализации разработки продукта с гораздо более высокой производительностью. Cerebrus с его инновационными возможностями машинного обучения и инструментами Cadence RTL-to-signoff обеспечили автоматическую оптимизацию потока и исследование плана этажа, улучшив производительность проектирования более чем на 10%. После этого успеха новый подход будет использован при разработке наших последних дизайнерских проектов ».
– Сатоши Сибатани, директор Digital Design Технологии Отдел совместных исследований и разработок EDA, Renesas
«Поскольку Samsung Foundry продолжает развертывать современные технологические узлы, эффективность нашей программы совместной оптимизации технологий проектирования (DTCO) очень важна, и мы всегда ищем инновационные способы превзойти PPA в чип реализация. В рамках нашего долгосрочного партнерства с Cadence компания Samsung Foundry использовала Cerebrus и поток цифровой реализации Cadence в нескольких приложениях. Мы наблюдали снижение мощности более чем на 8% на некоторых из наших наиболее важных блоков всего за несколько дней по сравнению с многими месяцами ручных усилий. Кроме того, мы используем Cerebrus для автоматического определения размеров распределительной сети по плану этажа, что привело к сокращению сроков окончательного проектирования более чем на 50%. Благодаря Cerebrus и потоку цифрового внедрения, обеспечивающему лучший PPA и значительный рост производительности, решение стало ценным дополнением к нашей программе DTCO ».
- Сангюн Ким, вице-президент по технологиям дизайна, Samsung Foundry
Для получения дополнительной информации посетите www.cadence.com
