FD-SoI FPGAs מקבלים ממשק PCIe ו-LPDDR4

עדכון: 12 באוגוסט 2023

MachXO5T-NX, כפי שהם מכונים, מתאימים ל"סט של תכנוני פונקציות בקרה לרשתות ארגוניות, ראיית מכונה ו-IoT תעשייתי", נכתב.

הם בנויים באמצעות תהליך FDSoI של החברה (תמונה נכונה), מה שיכול להפחית באופן דרמטי שגיאות רכות מקרינה בהשוואה ל-CMOS בתפזורת מכיוון שיש פחות נפח של סמיקונדקטור (כתום) עם גישה לטרנזיסטורים שבהם ניתן ליצור נשאיות מזויפות,

עד 7.2Mbit של זיכרון כלול, עד 55Mbit של פלאש משתמש ועד 96k תאים לוגיים (ראה טבלה למטה).

ישנם עד 291 מערכות מידע כלליות למטרות כלליות "תומכות בתצורת IO מוקדמת ומספקות תכונות נוספות כגון 1.25Gbit/s SGMII, ברירת מחדל של ירידה למטה, שקעים חמים וקצב תנועה ניתן לתכנות", אמר Lattice.

מתחי IO מרובים נתמכים (1, 1.2, 1.5, 1.8, 2.5 ו-3.3V) ויש ממשקי LVDS ו-MIPI.

תכונת ממשק PCIe ו-LPDDR4 בשני המכשירים הגדולים יותר (53k ו-96k) מתוך שלושת המכשירים שהוכרזו.

להגנה על קניין רוחני, קיים ריבוי אתחול עם הצפנת זרם סיביות (AES256) ואימות (ECC256).

האריזה היא 17 x 17 מ"מ עם גובה של 0.8 מ"מ, ויש אפשרות של 14 על 14 מ"מ עבור הגרסה הקטנה יותר (25k תא).

MachXO5-NX MachXO5T-NX
מכשיר LFMSO5-25 LFMCO5-55T LFMCO5-100T
תאים לוגיים 25k 53k 96k
בלוקי זיכרון משובצים 80 (x18kbit) 166 208
זיכרון מוטבע 1440kbit 2988 3744
איל מבוזר 184kbit 320 639
בלוקי זיכרון גדולים 1 5 7
סיבי זיכרון גדולים 512kbit 2560 3584
מכפילים של 18×18 20 146 156
בלוקים של ADC 2 2 2
מתנד 450MHz 1 1 1
מתנד 128kHz 1 1 1
IP קשיח של PCIe Gen2 0 1 1
GPLL 2 4 4
מבזק משתמש (ללא אתחול) 15Mbit 79 79

מקורות הסריג משתנים בכמה מהמספרים המשמשים במאמר ובטבלה לעיל (בדיקת עובדות בעיצומה), אז בדוק אותם בעצמך אם הם חשובים לך.

ראה עוד : מודולי IGBT | LCD מציג | רכיבים אלקטרוניים