FD-SoI FPGA는 PCIe 및 LPDDR4 인터페이스를 얻습니다.

업데이트: 12년 2023월 XNUMX일

MachXO5T-NX라고 불리는 이 제품은 "엔터프라이즈 네트워킹, 머신 비전 및 산업용 IoT를 위한 일련의 제어 기능 설계"에 적합하다고 회사는 말했습니다.

이들은 회사의 FDSoI 프로세스(오른쪽 이미지), 부피가 적기 때문에 벌크 CMOS에 비해 방사선으로 인한 소프트 오류를 ​​크게 줄일 수 있습니다. 반도체 (주황색) 스퓨리어스 캐리가 생성될 수 있는 트랜지스터에 액세스할 수 있습니다.

최대 7.2Mbit의 메모리, 최대 55Mbit의 사용자 플래시 및 최대 96k 로직 셀(아래 표 참조)이 포함됩니다.

"초기 IO 구성을 지원하고 291Gbit/s SGMII, 기본 풀다운, 핫 소켓 및 프로그래밍 가능한 슬루율과 같은 추가 기능을 제공하는" 최대 1.25개의 범용 IO가 있다고 Lattice는 말했습니다.

다중 IO 전압(1, 1.2, 1.5, 1.8, 2.5 및 3.3V)이 지원되며 LVDS 및 MIPI 인터페이스가 있습니다.

발표된 세 장치 중 더 큰 두 장치(4k 및 53k 셀)에서 PCIe 및 LPDDR96 인터페이스 기능을 제공합니다.

지적 재산권 보호를 위해 비트스트림 암호화(AES256) 및 인증(ECC256)을 사용하는 다중 부팅이 있습니다.

패키징은 17mm 피치의 17 x 0.8mm이며 더 작은(14k 셀) 버전을 위한 14 x 25mm 옵션이 있습니다.

마하XO5-NX 마하XO5T-NX
장치 LFMXO5-25 LFMXO5-55T LFMXO5-100T
논리 셀 25k 53k 96k
임베디드 메모리 블록 80(x18kbit) 166 208
임베디드 메모리 1440kb 2988 3744
분산 램 184kb 320 639
대용량 메모리 블록 1 5 7
대용량 메모리 비트 512kb 2560 3584
18×18 승수 20 146 156
ADC 블록 2 2 2
450MHz 발진기 1 1 1
128kHz 발진기 1 1 1
PCIe Gen2 하드 IP 0 1 1
GPLL 2 4 4
사용자 플래시(초기화 없음) 15Mbit 79 79

격자 출처는 위의 기사와 표(사실 확인 중)에 사용된 일부 숫자에 따라 다르므로 중요한 경우 직접 확인하십시오.

더보기 : IGBT 모듈 | LCD 디스플레이 | 전자 부품