ตามที่เรียกว่า MachXO5T-NX นั้นเหมาะกับ “ชุดของการออกแบบฟังก์ชันการควบคุมสำหรับระบบเครือข่ายองค์กร วิชันซิสเต็ม และ IoT อุตสาหกรรม” กล่าว
รวมหน่วยความจำสูงสุด 7.2Mbit, แฟลชผู้ใช้สูงสุด 55Mbit และเซลล์ตรรกะสูงสุด 96k (ดูตารางด้านล่าง)
Lattice กล่าวว่า มี IO สำหรับวัตถุประสงค์ทั่วไปมากถึง 291 ตัว “ที่รองรับการกำหนดค่า IO รุ่นแรก ๆ และมีคุณสมบัติเพิ่มเติม เช่น 1.25Gbit/s SGMII, ค่าดีฟอลต์แบบเลื่อนลง, hot-socketing และอัตราการฆ่าที่ตั้งโปรแกรมได้” Lattice กล่าว
รองรับแรงดันไฟฟ้า IO หลายแรงดัน (1, 1.2, 1.5, 1.8, 2.5 และ 3.3V) และมีอินเทอร์เฟซ LVDS และ MIPI
คุณสมบัติการเชื่อมต่อ PCIe และ LPDDR4 บนอุปกรณ์สองตัวที่ใหญ่กว่า (53k และ 96k เซลล์) ของอุปกรณ์ที่ประกาศ
สำหรับการปกป้องทรัพย์สินทางปัญญา มีมัลติบูตพร้อมการเข้ารหัสบิตสตรีม (AES256) และการรับรองความถูกต้อง (ECC256)
บรรจุภัณฑ์คือ 17 x 17 มม. พร้อมระยะพิทช์ 0.8 มม. และมีตัวเลือก 14 x 14 มม. สำหรับรุ่นที่เล็กกว่า (เซลล์ 25k)
มัคXO5-NX | MachXO5T-NX | ||
---|---|---|---|
อุปกรณ์ | LFMXO5-25 | LFMXO5-55T | LFMXO5-100T |
ลอจิกเซลล์ | 25k | 53k | 96k |
บล็อกหน่วยความจำฝังตัว | 80 (x18kbit) | 166 | 208 |
หน่วยความจำฝังตัว | 1440kbit | 2988 | 3744 |
หน่วยความจำแบบกระจาย | 184kbit | 320 | 639 |
บล็อกหน่วยความจำขนาดใหญ่ | 1 | 5 | 7 |
บิตหน่วยความจำขนาดใหญ่ | 512kbit | 2560 | 3584 |
ตัวคูณ 18×18 | 20 | 146 | 156 |
บล็อก ADC | 2 | 2 | 2 |
ออสซิลเลเตอร์ 450MHz | 1 | 1 | 1 |
ออสซิลเลเตอร์ 128kHz | 1 | 1 | 1 |
PCIe Gen2 ฮาร์ดไอพี | 0 | 1 | 1 |
จีพีแอล | 2 | 4 | 4 |
ผู้ใช้แฟลช (โดยไม่ต้องเริ่มต้น) | 15Mbit | 79 | 79 |
แหล่งที่มาของ Lattice แตกต่างกันไปตามตัวเลขบางตัวที่ใช้ในบทความและตารางด้านบน (กำลังตรวจสอบข้อเท็จจริง) ดังนั้นให้ตรวจสอบด้วยตัวคุณเองว่ามีความสำคัญสำหรับคุณหรือไม่
ดูเพิ่มเติม : โมดูล IGBT | จอแสดงผล LCD | ชิ้นส่วนอิเล็กทรอนิกส์