MachXO5T-NX, zoals ze worden genoemd, is geschikt voor "een reeks ontwerpen van besturingsfuncties voor bedrijfsnetwerken, machinevisie en industrieel IoT", aldus het.
Er is tot 7.2 Mbit geheugen inbegrepen, tot 55 Mbit gebruikersflash en tot 96 logische cellen (zie onderstaande tabel).
Er zijn tot 291 algemene IO's "die vroege IO-configuratie ondersteunen en extra functies bieden zoals 1.25 Gbit/s SGMII, standaard pull-down, hot-socketing en programmeerbare slew rate", aldus Lattice.
Meerdere IO-spanningen worden ondersteund (1, 1.2, 1.5, 1.8, 2.5 en 3.3V) en er zijn LVDS- en MIPI-interfaces.
PCIe- en LPDDR4-interfacefunctie op de grotere twee (53k en 96k cel) van de drie aangekondigde apparaten.
Voor bescherming van intellectueel eigendom is er multi-boot met bitstream-encryptie (AES256) en authenticatie (ECC256).
De verpakking is 17 x 17 mm met een pitch van 0.8 mm en er is een optie van 14 x 14 mm voor de kleinere (25k cell) versie.
MachXO5-NX | MachXO5T-NX | ||
---|---|---|---|
Apparaat | LFMXO5-25 | LFMXO5-55T | LFMXO5-100T |
Logische cellen | 25k | 53k | 96k |
ingebedde geheugenblokken | 80 (x18 kbit) | 166 | 208 |
Ingebouwd geheugen | 1440 kbit | 2988 | 3744 |
Gedistribueerde ram | 184 kbit | 320 | 639 |
Grote geheugenblokken | 1 | 5 | 7 |
Grote geheugenbits | 512 kbit | 2560 | 3584 |
18×18 vermenigvuldigers | 20 | 146 | 156 |
ADC-blokken | 2 | 2 | 2 |
450MHz-oscillator | 1 | 1 | 1 |
128kHz-oscillator | 1 | 1 | 1 |
PCIe Gen2 harde IP | 0 | 1 | 1 |
GPLL | 2 | 4 | 4 |
Gebruikersflitser (zonder initialisatie) | 15Mbit | 79 | 79 |
Lattice-bronnen variëren op sommige van de nummers die in het bovenstaande artikel en de bovenstaande tabel worden gebruikt (feitencontrole is aan de gang), dus controleer ze zelf als ze belangrijk voor u zijn.
Bekijk meer : IGBT-modules | LCD-schermen | Elektronische Componenten