FPGA FD-SoI mendapat antara muka PCIe dan LPDDR4

MachXO5T-NX, sebagaimana ia dipanggil, sesuai untuk "satu set reka bentuk fungsi kawalan untuk rangkaian perusahaan, penglihatan mesin dan IoT industri", katanya.

Ia dibina menggunakan proses FDSoI syarikat (gambar betul), yang secara mendadak boleh mengurangkan ralat lembut daripada sinaran berbanding dengan CMOS pukal kerana jumlahnya kurang Semikonduktor (oren) dengan akses kepada transistor yang membawa palsu boleh dihasilkan,

Sehingga 7.2Mbit memori disertakan, sehingga 55Mbit denyar pengguna dan sehingga 96k sel logik (lihat jadual di bawah).

Terdapat sehingga 291 IO tujuan umum "yang menyokong konfigurasi IO awal dan menyediakan ciri tambahan seperti SGMII 1.25Gbit/s, tarik-turun lalai, hot-socketing dan kadar slew boleh atur cara", kata Lattice.

Berbilang voltan IO disokong (1, 1.2, 1.5, 1.8, 2.5 dan 3.3V) dan terdapat antara muka LVDS dan MIPI.

Ciri antaramuka PCIe dan LPDDR4 pada dua yang lebih besar (sel 53k dan 96k) daripada tiga peranti yang diumumkan.

Untuk perlindungan harta intelek, terdapat berbilang but dengan penyulitan aliran bit (AES256) dan pengesahan (ECC256).

Pembungkusan ialah 17 x 17mm dengan pic 0.8mm, dan terdapat pilihan 14 x 14mm untuk versi yang lebih kecil (25k sel).

Sumber kekisi berbeza-beza pada beberapa nombor yang digunakan dalam artikel dan jadual di atas (semakan fakta sedang dijalankan), jadi semak mereka sendiri jika ia penting kepada anda.

Lihat lagi: modul IGBT | Memaparkan LCD | Komponen Elektronik