FD-SoI FPGA は PCIe と LPDDR4 インターフェイスを実現

MachXO5T-NX と呼ばれるこの製品は、「エンタープライズネットワーキング、マシンビジョン、および産業用 IoT 向けの一連の制御機能設計」に適しています。

それらは、会社の FDSoI プロセスを使用して構築されます (画像右）、バルクCMOSと比較して、放射線によるソフトエラーを劇的に減らすことができます。半導体 (オレンジ) スプリアスキャリーを生成できるトランジスタにアクセスすると、

最大 7.2Mbit のメモリ、最大 55Mbit のユーザーフラッシュ、および最大 96k のロジックセルが含まれます (下の表を参照)。

最大 291 個の汎用 IO があり、「初期の IO 構成をサポートし、1.25Gbit/s SGMII、デフォルトプルダウン、ホットソケット、プログラマブルスルーレートなどの追加機能を提供します」と Lattice 氏は述べています。

複数の IO 電圧 (1、1.2、1.5、1.8、2.5、および 3.3V) がサポートされており、LVDS および MIPI インターフェイスがあります。

発表された 4 つのデバイスのうち、大きい方の 53 つ (96k および XNUMXk セル) では、PCIe および LPDDRXNUMX インターフェイス機能が使用されます。

知的財産保護のために、ビットストリーム暗号化 (AES256) と認証 (ECC256) を備えたマルチブートがあります。

パッケージは 17 x 17mm、0.8mm ピッチで、小型 (14k セル) バージョンには 14 x 25mm のオプションがあります。

ラティスの情報源は、上記の記事と表で使用されている数字の一部によって異なります (事実確認中です)。そのため、それらがあなたにとって重要かどうかを自分で確認してください。

FD-SoI FPGA は PCIe および LPDDR4 インターフェイスを取得