炭化ケイ素の採用は、品質と性能の確かな技術進歩のおかげで、近年劇的に加速しています。 コンポーネント、その可用性、そしてそのパフォーマンスから恩恵を受けるアプリケーションの出現。 UnitedSiC は、独自の SiC JFET の優れた特性と高歩留まりに基づいて、650V ～ 1200V の範囲で最も低い Rds(on) 電力コンポーネントを提供するために、継続的な技術革新の戦略を追求してきました [1]。 テクノロジー.
Gen 4（G4）UJ4C SiC FETシリーズの最近の発売により、次のレベルのユーザーに提供することを目的として、デバイス特性を大幅に改善した、電力変換およびインバーターアプリケーションでのSiC使用の拡大の次の章を開きます。パフォーマンスとシステムコストのメリット。
利用可能な技術の比較特性
UnitedSiC の最初の UJ4C 製品 (表 1 を参照) は、従来の 750/650V バス アプリケーションに対応しながら、500V DC バスを使用するアプリケーションに取り組むために、300V ではなく 400V VDS(MAX) 定格をターゲットとしています。 これらのデバイスは、+/-20V のゲート定格、内蔵 ESD 保護、および 5V VTH によって有効になるシンプルなユニポーラ ゲート ドライブを使用する機能を維持します。これらはすべて、SiC FET のカスコード アーキテクチャの機能です。 高周波アプリケーションでは、導通損失への影響を最小限に抑えながら、0 ～ 10V 程度の低いゲート駆動を使用できます。 この超低い固有オン抵抗は、 テクノロジー (SiC JFET 0.7mohm-cm2) は、650V SiC MOSFET と比較して、特定のパッケージ サイズで抵抗を約半分にすることができます。
与えられた抵抗で、 チップ 収縮するため、静電容量が大幅に低下します。 これにより、スイッチング損失が減少します。 TO247-3Lおよび4Lパッケージは、Ag焼結技術を使用して、チップの薄化と組み合わせて熱抵抗を強化し、小型のJFETダイの影響を軽減し、優れた接合対ケース熱抵抗RTHJCを実現します。 これらのデバイスは、アバランシェイベントを処理する機能を保持しており、定格電流の2倍までの低エネルギー高電流アバランシェイベントの処理に特に優れています。 低VFSD（<1.5V）および低温に依存しないQRRを備えた優れた第4象限動作は、SiC FETのもう3つの機能であり、GXNUMXデバイスはCOSSの削減により、以前のGXNUMXデバイスよりもQRRが大幅に削減されています。
表2では、最先端のSiCの技術パラメータを比較しています。 MOSFET、スーパージャンクトンデバイスおよびG4SiCFET。 RDSAを示す行は、2Cおよび25Cでのアクティブチップ領域の抵抗mohm-cm125を示しています。 これは、カスコードSiC FETを構築するために使用されるJFETの抵抗であり、LVMOSの追加の抵抗はこの数値に10％を追加する可能性があります。 G5 SiCFETの4VVTHと0〜12Vゲートドライブは独自のものであり、ゲートドライブ損失に対して利用可能な最高のQg.V性能指数を提供します。 これらのデバイスを500kHz〜1MHzで動作させるには、標準のゲートドライバを過熱する必要がありません。
カスコード 建設 すべてのワイドバンドギャップオプションの中で利用可能な最小のVFSDボディダイオードドロップを可能にし、非同期整流モードでこれらのデバイスを使用できるようにします。 逆回復性能QRRも優れているため、全体的な性能指数VF * QRRはG4SiCFETでは比類のないものです。 これにより、優れたハードスイッチング性能が可能になり、負荷条件下でハードスイッチングが発生した場合のZVS回路でのデバイス障害が防止されます。 正味のカスコード抵抗に基づく性能指数RDS * EOSSおよびRDS * COSS、TRは、ハードおよびソフトスイッチングアプリケーションのテクノロジーの基本的な機能を評価するために使用され、クラス最高であると見なすことができます。 これらのデバイスにより、LLC、CLLC、DAB、PSFBなどの高周波ソフトスイッチ回路をより簡単に実装できます。
表1：最初のGen 4 SiCFET製品の主要パラメーター
表2：同様の4V SiCMOSFETおよび750Vスーパージャンクション高速ダイオードFETを備えたG650V SiCFETのパラメーターの比較
スイッチング波形とスイッチング速度の管理図1は、TO60-18Lパッケージの750mohmおよび247mohm4Vデバイスのハーフブリッジスイッチング波形をそれぞれ400V、20A、および50Aで測定したものです。 波形は、ターンオンとターンオフを制御するための大きなRgと、ゲートでのRgが低いデバイス全体でのRCスナバの使用を比較して示されています。 どちらの回路も、バススナバと呼ばれるDCバスからグランドへのRCスナバを採用しています[2]。
図1の上段は、60m、750V SiC FETUJ4C075018K4Sのスイッチング動作を示しています。 Rg = 25ohm（171uJ）と1ohmの低いRg、および10hm、95pFのドレイン-ソースRCスナバ（142uJ）を使用した場合のターンオン損失の差はわずかです。 ターンオンdi / dtは、Rg = 25ohmで大幅に遅くなりますが、ピーク回復電流に大きな違いはありません。 ターンオン時の最大dV / dtは、SiC JFETによって設定され、LVに適用されるRgによって変更されないため、同様です。 MOSFET SiCFETで。 ターンオン遅延は、25オームRgの方が高くなります。
20オームのRgoff（37uJ）を使用した場合のターンオフ動作と、1オームのRgoffと10hm、95pFのドレイン-ソースRCスナバ（17uJ）を使用した場合のターンオフ動作は、スナバを使用すると損失が少なくなることを示しています。短いターンオフ遅延とやや低いVDSオーバーシュートを維持し、リンギングを低減します。 示されている損失にはスナバが含まれています
損失はデータシートに個別に抽出されており、非常に小さい[2、3]。 ただし、20Aのような低電流では、単純なRg制御による追加の損失が過度ではないため、多くのアプリケーションでスナバは必要ありません。 バススナバの使用は、損失の影響を最小限に抑えてリンギングのパフォーマンスを向上させるため、引き続き推奨されます。
ただし、50Aでは、スナバを使用した波形がはるかに優れており、EON + EOFFの合計スイッチング損失を約36％削減できます。 低いRgを使用すると、遅延時間も低く抑えることができます。 図1の下の曲線では、UJ50C400K4S（075018m、4V）の18A、750Vでのスイッチングデータを、25オームのRgon / 50オームのRgoffと1オームの10pFRCスナバを使用したRg = 300オームを使用した場合と比較しています。各デバイスのドレイン-ソース。 1オームの低いRgは、オーバーシュートとリンギングを管理するためにスナバが配置されている場合にのみ使用できます。 この配置により、ターンオン遅延時間を短縮して、はるかに高速なdi / dtでのスイッチングが可能になります。 ターンオン損失（スナバ損失を含む）は、より高速な動作di / dtによって駆動される418uJに対して483uJであることがわかります。 ただし、この高速なdi / dtでは、ピーク回復電流が大幅に増加することはありませんでした。
同様に、図50の右下にある400A、1Vのターンオフ波形は、Rg = 1オームとRCスナバの場合ではるかに高速なスイッチングと遅延時間の短縮が過度のVDSオーバーシュートや位相ノードリンギングなしで達成されることを示しています。 ターンオフ遅延時間も非常に短く保たれます。 Rg = 1ohmでRCスナバを使用した場合のEOFFは、55ohmの場合の255uJと比較して50uJであると仮定します。 抵抗 電圧オーバーシュートを同程度のレベルに下げるために使用されるため、20A を超える高電流アプリケーションではスナバの使用が非常に有利であることは明らかです。
スナバーの正確な選択は、アプリケーション全体に依存します。 回路 ターンオフ時のインダクタンスとピーク電流レベルを考慮し、電流が 25A 未満の場合は必要ない場合があります。 スナバーの損失 抵抗 は、ターンオン時とターンオフ時の V2/R 損失を積分することによって直接測定するのが最適です。 これらの値は製品データシート[2]に示されており、1.7Ω、20pFスナバを備えたUJ400C4K075060Sでは4A、10Vで95uJ、9.5Ω、50pFスナバを備えたUJ400C4K075018Sでは4A、10Vで300uJです。
RG値[0]を適切に変更すると、-12V〜15 / 4 / 5Vおよびその他の一般的なゲート電圧レールをすべて使用できますが、デバイスは単に15〜18Vまたは20Vのゲートドライブを使用することをお勧めします。 0kHz以上で切り替える場合、10〜300Vが使用されることがよくあります。 図2は、TO18-750LパッケージとTO60-750Lパッケージを使用し、247〜4Vゲートドライブを使用し、バススナバのみを使用した247m、3Vデバイスと0m、15Vデバイスのハーフブリッジスイッチング波形を比較しています。 上の
行は、両方のデバイスに同じRgon = 60ohm、Rgoff = 750ohmを使用した、1m、20Vデバイスのターンオンおよびターンオフ波形を示しています。 実線は3Lパッケージ用、破線はTO247-4L用です。
もちろん、TO247-4Lでは、ソース接地インダクタンスがバイパスされ、電流ピークが高くてもEONが低くなるため、ターンオンdi / dtが速くなることが期待されます。 TO247-4Lを使用すると、ゲートVGSのリンギングが大幅に改善されます。 TO247-4LのVGSリンギングは、ターンオフ時の方が優れていますが、ここでは、ピークVDSオーバーシュートは、3Lパッケージと高いEOFFで低くなっています。
図2の下半分は、ハーフブリッジでの50m、400Vデバイスの18A、750Vスイッチング、それぞれ10オーム、300pFスナバ、Rg = 1オーム、0-15Vゲートドライブの3つのパッケージタイプの使用を示しています。 4Lパッケージタイプと3Lパッケージタイプの間で、波形とスイッチング損失にはるかに大きな違いがあります。 1.67Lデバイスは、同様のVDSオーバーシュートとdV / dtsで、ターンオン（4x）とターンオフロス（247X）が大幅に高く、特にターンオフ時のVGSリンギングが大きくなっています。 明らかに、より高い電流でTO4パッケージを使用する場合、XNUMXLパッケージとデバイスのRCスナバを組み合わせて使用すると、適切に管理されたスイッチング波形で最高のパフォーマンスが得られます。
アプリケーションのメリットの概要
ここで、G4 SiC FET のこれらの機能がさまざまなデバイス アプリケーションにどのような影響を与えるかを見てみましょう。 図 3a は、60KW トーテムポール PFC で 750m、3.6V を使用する例を示しています。 回路を選択します。 半導体 プロットされた効率は、デバイスの測定された伝導損失とスイッチング損失から計算され、温度上昇を考慮しますが、コントローラーは含まれません。 誘導子 または他のシステム損失。 低い導通損失とスイッチング損失、優れたダイオード回復、および単純なゲート駆動により、ここで見られる高効率が実現します。 この効率は、より高価なSiCによって達成可能な効率を満たしているか、それを上回っています。 モスフェット より複雑なゲートドライブを必要とするオプション。 TO3 パッケージの 4L バージョンと 247L バージョンの両方がサポートされています。 図 3b は、同じデータを示しており、TPPFC のスローレッグを SiC FET の代わりに Si 整流ダイオードに置き換えた場合の効率を比較しています。
図3： 半導体 トーテムポール PFC でさまざまな SiC FET を使用した効率性 回路 65kHz ではパワーデバイスの損失のみを考慮しています。 左側のプロットは高速スイッチング レッグと低速スイッチング レッグの両方に SiC FET を使用し、右側のプロットは高速レッグ (1x UF3C065030K3S) に SiC FET を使用し、スロー レッグに Si 整流ダイオードを使用して違いを比較しています。 Si ダイオード オプションを使用すると、効率が約 0.2% 低下します。 1Ph 2P という用語は、1 つの部分が並列した 2 フェーズを示します。 UF3C デバイスは G3 デバイスであり、UJ4C G4 デバイスと比較したパフォーマンスを示すためにここに含まれています。
表3：さまざまな周波数でG3600 SiCFETを使用した4WLLC回路の半導体損失。 非常に高い効率が可能であり、各デバイスは6.27kHzでも500W未満の損失をもたらします
費用効果が高く、0.2つのトランジスタとゲートドライブを節約できますが、高ラインでは効率が60％低下します。 1.5KWのアプリケーションには18つの60mohmFETで十分ですが、3〜3.6KWには18mohmのXNUMXユニット、またはXNUMXm並列のXNUMXつが最適です。 単一のXNUMXmohmデバイスオプションは、より低いゲートドライブ電力を必要とし、より少ないスペースを消費します。
表 3 は同様の推定値です。 半導体 60W LLC アプリケーションで 18m および 750m、3600V SiC FET を使用した場合の損失。 最大負荷時のデバイスごとの純損失を見積もるために、伝導損失、ゲート駆動損失、およびダイオード損失が追加されます。 2 つの並列接続された 60m SiC FET または 18 つの 6.3m SiC FET を使用すると、500kHz でも損失を FET あたり 4W 未満に抑えることができ、ヒートシンクの必要性を最小限に抑えながら非常に高い効率を実現できます。 損失の大部分は導通損失ですが、ターンオフ、ゲート駆動、ダイオードの導通損失の相対的な寄与も示されており、GXNUMX SiC FET の特性を使用すると非常に低いことがわかります。
UnitedSiC FETを使用すると、ゲートドライブをあまり変更することなく、これらのソフトスイッチアプリケーションで効率を高めるための簡単な方法が提供されます。 この場合、ZVSの動作が失われると、ダイオードの回復が不十分になることなくデバイスがハードスイッチを実行できるため、障害が発生しなくなります。 追加の電圧ヘッドルームは、必要なときにフィールド寿命を延ばすのにも役立ちます。
まとめ
この記事では、UnitedSiC の新しい G4 UJ4C 750V SiC FET のパラメータを、600/650V クラスの SiC MOSFET およびスーパージャンクション FET と比較してレビューしました。 次に、TO247-4L パッケージと TO247-3L パッケージの両方のデバイスのスイッチング特性を詳しく調べ、TO247-4L パッケージを使用する利点と、電流 > 25A の場合、損失を最小限に抑えながらスイッチング波形を管理するための RC スナバの値を実証しました。 既知のデバイス パラメーターを使用して、トーテム ポール PFC と LLC の例の両方で損失を抽出し、これらのデバイスがシンプルなゲート ドライブ実装で 80Plus Titanium 効率へのパスをどのように実現できるかを示しました。 ハードスイッチとソフトスイッチの両方のアプリケーションにおける利点と、容易なゲート駆動および追加の 100V マージンにより、これは、EV 充電器、EV における 600 ～ 750V 範囲のアプリケーションを対象とした、急速に拡大する SiC トランジスタの世界への魅力的な新規参入製品となります。 DC-DC コンバータ、データセンター、通信電力、再生可能エネルギー、エネルギー貯蔵。 UnitedSiC の Web サイトでは、豊富な追加情報をご覧いただけます。