Pintu logam fungsi kerja dwi disepadukan pada jarak 17nm antara n- dan pFET, menyerlahkan faedah utama peranti lembaran forks untuk lanjutan CMOS penskalaan kawasan.
Peranti forksheet baru-baru ini telah dicadangkan oleh imec sebagai seni bina peranti yang paling menjanjikan untuk memanjangkan penjanaan peranti helaian nano GAA dengan penskalaan dan prestasi tambahan melebihi 2nm teknologi simpul.
Tidak seperti peranti nanosheet, helaian kini dikendalikan oleh struktur garpu tri-gerbang - direalisasikan dengan memperkenalkan dinding dielektrik di antara peranti p- dan nMOS sebelum membuat corak pintu.
Dinding ini secara fizikal mengasingkan parit gerbang p dari parit n-gerbang, membolehkan jarak n-ke-p jauh lebih ketat daripada apa yang mungkin dilakukan dengan peranti FinFET atau nanosheet.
Penilaian teknologi berdasarkan simulasi TCAD sebelumnya menunjukkan skalabiliti kawasan dan prestasi yang unggul. Peningkatan prestasi disebabkan terutamanya oleh penurunan kapasitansi Miller - disebabkan oleh pertindihan pintu-longkang yang lebih kecil.
Untuk pertama kalinya Imec menyajikan pencirian elektrik dari peranti forksheetnya yang berjaya disatukan dengan menggunakan aliran proses 300mm, dengan panjang pintu hingga 22nm.
Kedua-dua n- dan pFET, masing-masing dengan dua saluran Si bertumpuk, didapati berfungsi sepenuhnya. Kawalan saluran pendek mereka (SSSAT = 66-68mV) setanding dengan peranti nanosheet bertumpuk menegak yang disatukan bersama pada wafer yang sama.
Untuk peranti forksheet, gerbang logam fungsi berfungsi dua disatukan menggunakan aliran gerbang logam pengganti pada ruang np seketat 17nm (yang merupakan sekitar 35% jarak dalam teknologi FinFET canggih), yang menonjol faedah utama seni bina peranti baru.
“Mulai 2022 dan seterusnya, dijangkakan menjadi peneraju hari ini FinFET transistor secara beransur-ansur akan memberi laluan kepada transistor helaian nano yang disusun secara menegak dalam pembuatan volum tinggi, kerana FinFET gagal memberikan prestasi yang mencukupi pada dimensi berskala, "jelas Naoto Horiguchi, Pengarah Teknologi Peranti CMOS di Imec, "bagaimanapun batasan proses akan menimbulkan had kepada bagaimana menutup peranti n dan p nanosheet boleh disatukan, mencabar pengurangan ketinggian sel selanjutnya.
Seni bina peranti forksheet baharu – yang merupakan evolusi semula jadi peranti helaian nano GAA – berjanji untuk menolak had ini, membenarkan penskalaan ketinggian trek daripada 5T kepada 4.3T sambil masih menawarkan peningkatan prestasi. Sebagai alternatif, dengan reka bentuk lembaran garpu, ruang yang ada boleh digunakan untuk menambah lebar helaian dan dengan itu meningkatkan lagi arus pemacu. Keputusan pencirian elektrik kami mengesahkan bahawa helaian garpu adalah seni bina peranti yang paling menjanjikan untuk memanjangkan logik dan peta jalan penskalaan SRAM melebihi 2nm yang memanfaatkan penyepaduan helaian nano dengan cara yang tidak mengganggu."