Portas metálicas com função de trabalho dupla são integradas com espaçamento de 17 nm entre n- e pFETs, destacando o principal benefício dos dispositivos forksheet para avançados CMOS dimensionamento de área.
O dispositivo forksheet foi recentemente proposto pela imec como a arquitetura de dispositivo mais promissora para estender a geração de dispositivos nanosheet GAA com escala e desempenho adicionais além de 2 nm tecnologia nó.
Ao contrário dos dispositivos de nanosheet, as folhas agora são controladas por uma estrutura bifurcada de três portas - realizada pela introdução de uma parede dielétrica entre os dispositivos p- e nMOS antes da padronização da porta.
Essa parede isola fisicamente a vala da porta p da vala da porta n, permitindo um espaçamento n-p muito mais apertado do que é possível com dispositivos FinFET ou nanosheet.
A avaliação da tecnologia baseada em simulações TCAD anteriores mostrou área superior e escalabilidade de desempenho. O aumento de desempenho é atribuído principalmente a uma capacitância de Miller reduzida - resultante de uma sobreposição porta-dreno menor.
Imec apresenta pela primeira vez uma caracterização elétrica de seus dispositivos de forksheet que foram integrados com sucesso usando um fluxo de processo de 300 mm, com comprimentos de porta de até 22 nm.
Ambos n- e pFETs, cada um com dois canais de Si empilhados, foram considerados totalmente funcionais. Seu controle de canal curto (SSSAT = 66-68mV) era comparável ao de dispositivos de nanosheet empilhados verticalmente que foram cointegrados no mesmo wafer.
Para os dispositivos de forquilhas, portas de metal de função dupla de trabalho foram integradas usando um fluxo de porta de metal de substituição em um espaço np tão apertado quanto 17 nm (que é cerca de 35% do espaçamento na tecnologia FinFET de última geração), destacando um dos os principais benefícios da nova arquitetura do dispositivo.
“A partir de 2022, espera-se que as tecnologias de ponta de hoje FinFET os transistores darão gradualmente lugar aos transistores de nanofolhas empilhados verticalmente na fabricação de alto volume, já que o FinFET não consegue fornecer desempenho suficiente em dimensões dimensionadas”, explica Naoto Horiguchi, Diretor de Tecnologia de Dispositivos CMOS da Imec, “as limitações do processo, no entanto, representarão um limite para como fechar os dispositivos n e p da nanofolha podem ser reunidos, desafiando ainda mais a redução da altura da célula.
A nova arquitetura do dispositivo forksheet – que é uma evolução natural do dispositivo nanosheet GAA – promete ultrapassar esse limite, permitindo o escalonamento da altura da pista de 5T para 4.3T e ainda oferecendo um ganho de desempenho. Alternativamente, com um design de forksheet, o espaço disponível pode ser usado para aumentar a largura da folha e, como tal, aumentar ainda mais a corrente de acionamento. Nossos resultados de caracterização elétrica confirmam que a forksheet é a arquitetura de dispositivo mais promissora para estender os roteiros de escala lógica e SRAM além de 2 nm, aproveitando a integração da nanosheet de uma forma não disruptiva.”