ประตูโลหะที่มีฟังก์ชั่นการทำงานแบบคู่ถูกรวมเข้าด้วยกันที่ระยะห่าง 17 นาโนเมตรระหว่าง n- และ pFET โดยเน้นถึงประโยชน์หลักของอุปกรณ์ forksheet สำหรับขั้นสูง CMOS การปรับขนาดพื้นที่
เมื่อเร็วๆ นี้ อุปกรณ์ forksheet ได้รับการเสนอโดย imec ให้เป็นสถาปัตยกรรมอุปกรณ์ที่มีแนวโน้มมากที่สุดในการขยายการสร้างอุปกรณ์นาโนชีต GAA ด้วยการปรับขนาดและประสิทธิภาพเพิ่มเติมที่เกินกว่า 2 นาโนเมตร เทคโนโลยี ปม
ซึ่งแตกต่างจากอุปกรณ์นาโนชีต ตอนนี้แผ่นงานถูกควบคุมโดยโครงสร้างสามทางแยก - รับรู้โดยการแนะนำผนังอิเล็กทริกระหว่างอุปกรณ์ p- และ nMOS ก่อนสร้างรูปแบบประตู
ผนังนี้แยกร่อง p-gate ออกจากร่อง n-gate ทำให้มีระยะห่างระหว่าง n-to-p ที่แคบกว่าที่เป็นไปได้ด้วยอุปกรณ์ FinFET หรือนาโนชีต
การประเมินเทคโนโลยีจากการจำลอง TCAD ก่อนหน้านี้แสดงให้เห็นพื้นที่ที่เหนือกว่าและความสามารถในการปรับขนาดประสิทธิภาพ การเพิ่มประสิทธิภาพส่วนใหญ่มาจากความจุของ Miller ที่ลดลง ซึ่งเป็นผลมาจากการเหลื่อมของ gate-drain ที่เล็กลง
Imec นำเสนอคุณลักษณะทางไฟฟ้าของอุปกรณ์ฟอร์คชีทเป็นครั้งแรกที่ผสานรวมสำเร็จโดยใช้การไหลของกระบวนการ 300 มม. โดยมีความยาวเกทลดลงถึง 22 นาโนเมตร
ทั้ง n- และ pFET ซึ่งแต่ละช่องมีช่อง Si แบบซ้อนกันสองช่อง พบว่าทำงานได้อย่างสมบูรณ์ การควบคุมช่องสัญญาณสั้น (SSSAT = 66-68mV) เทียบได้กับอุปกรณ์นาโนชีตแบบเรียงซ้อนในแนวตั้งที่รวมเข้าด้วยกันบนเวเฟอร์เดียวกัน
สำหรับอุปกรณ์ฟอร์กชีต ประตูโลหะที่มีฟังก์ชั่นการทำงานคู่ถูกรวมเข้าด้วยกันโดยใช้การไหลของประตูโลหะทดแทนที่พื้นที่ np ที่แน่นเท่ากับ 17nm (ซึ่งประมาณ 35% ของระยะห่างในเทคโนโลยี FinFET อันล้ำสมัย) โดยเน้นที่ ประโยชน์หลักของสถาปัตยกรรมอุปกรณ์ใหม่
“ตั้งแต่ปี 2022 เป็นต้นไป คาดว่าจะเป็นผู้นำในปัจจุบัน finFET ทรานซิสเตอร์จะค่อยๆ หลีกทางให้กับทรานซิสเตอร์นาโนที่เรียงซ้อนกันในแนวตั้งในการผลิตในปริมาณมาก เนื่องจาก FinFET ไม่สามารถให้ประสิทธิภาพที่เพียงพอในขนาดที่ปรับขนาดได้” Naoto Horiguchi ผู้อำนวยการฝ่ายเทคโนโลยีอุปกรณ์ CMOS ของ Imec อธิบาย “ข้อจำกัดของกระบวนการจะก่อให้เกิดข้อจำกัดเกี่ยวกับวิธีการ อุปกรณ์ n และ p ของ nanosheet สามารถนำมารวมกันได้ ซึ่งท้าทายการลดความสูงของเซลล์ต่อไป
สถาปัตยกรรมอุปกรณ์ forksheet ใหม่ ซึ่งเป็นวิวัฒนาการตามธรรมชาติของอุปกรณ์นาโนชีต GAA สัญญาว่าจะก้าวข้ามขีดจำกัดนี้ ทำให้สามารถปรับขนาดความสูงของแทร็กจาก 5T เป็น 4.3T ในขณะที่ยังคงให้ประสิทธิภาพที่เพิ่มขึ้น อีกทางหนึ่ง ด้วยการออกแบบแผ่นแยก ทำให้สามารถใช้พื้นที่ว่างเพื่อเพิ่มความกว้างของแผ่นและปรับปรุงกระแสไฟของไดรฟ์ให้ดียิ่งขึ้น ผลการวิเคราะห์คุณสมบัติทางไฟฟ้าของเรายืนยันว่า forksheet เป็นสถาปัตยกรรมอุปกรณ์ที่มีแนวโน้มมากที่สุดในการขยายตรรกะและแผนงานการปรับขนาด SRAM ให้เกินกว่า 2 นาโนเมตร โดยใช้ประโยชน์จากการรวมนาโนชีตในลักษณะที่ไม่รบกวน”