デュアル仕事関数メタルゲートは、n-FET と pFET の間に 17nm の間隔で統合されており、先進的なデバイス向けのフォークシートデバイスの主な利点を強調しています。 CMOS エリアスケーリング。
フォークシート デバイスは、2nm を超える追加のスケーリングとパフォーマンスで GAA ナノシート デバイス世代を拡張する最も有望なデバイス アーキテクチャとして、imec によって最近提案されました。 テクノロジー ノード。
ナノシートデバイスとは異なり、シートはトライゲートフォーク構造によって制御されるようになりました。これは、ゲートパターニングの前にpデバイスとnMOSデバイスの間に誘電体壁を導入することで実現されます。
この壁は、pゲートトレンチをnゲートトレンチから物理的に分離し、FinFETまたはナノシートデバイスで可能なものよりもはるかに狭いn-p間隔を可能にします。
以前のTCADシミュレーションに基づく技術評価では、優れた領域とパフォーマンスのスケーラビリティが示されました。 パフォーマンスの向上は、主にミラー容量の減少に起因します。これは、ゲートとドレインのオーバーラップが小さいためです。
Imecは、ゲート長が300nmまでの、22mmのプロセスフローを使用して正常に統合されたフォークシートデバイスの電気的特性を初めて発表しました。
それぞれ66つのSiチャネルが積み重ねられたn-およびpFETの両方が、完全に機能することがわかりました。 それらの短チャネル制御（SSSAT = 68-XNUMXmV）は、同じウェーハ上に共統合された垂直に積み重ねられたナノシートデバイスの制御に匹敵しました。
フォークシートデバイスの場合、デュアルワーク機能メタルゲートは、17nm（最先端のFinFETテクノロジーの間隔の約35％）という狭いnpスペースで交換用メタルゲートフローを使用して統合され、次のXNUMXつを強調しています。新しいデバイスアーキテクチャの主な利点。
「2022 年以降、今日の最先端の FinFET FinFET はスケールされた寸法で十分な性能を提供できないため、大量生産ではトランジスタは徐々に垂直に積層されたナノシート トランジスタに取って代わられるでしょう」と Imec の CMOS デバイス テクノロジー ディレクターの堀口直人氏は説明します。ナノシートのnデバイスとpデバイスを組み合わせることができ、さらなるセル高さの低減が課題となります。
GAA ナノシート デバイスの自然な進化である新しいフォークシート デバイス アーキテクチャは、この限界を押し上げることが約束されており、パフォーマンスを向上させながらトラック高さを 5T から 4.3T までスケーリングできるようになります。 あるいは、フォークシート設計を使用すると、利用可能なスペースを利用してシート幅を拡大し、駆動電流をさらに高めることができます。 私たちの電気的特性評価の結果は、フォークシートが、中断のない方法でナノシートの統合を活用してロジックと SRAM のスケーリング ロードマップを 2nm を超えて拡張する最も有望なデバイス アーキテクチャであることを確認しています。」