Verbesserter Zugang zu FPGAs für die Hardwarebeschleunigung in Edge-Computing-Systemen

Aktualisierung: 3. September 2021

Mikrochip Technologie hat seinem PolarFire einen HLS-Design-Workflow namens SmartHLS hinzugefügt FPGA Produktfamilien, die die Produktivität und das einfache Design erheblich steigern, indem sie die direkte Übersetzung von C++-Algorithmen in FPGA-optimierten RTL-Code ermöglichen.

„SmartHLS erweitert unsere Libero-SoC-Design-Tool-Suite und macht die enormen Vorteile unserer preisgekrönten Mittelklasse-PolarFire- und PolarFire-SoC-Plattformen einer vielfältigen Gemeinschaft von Algorithmus-Entwicklern zugänglich, ohne dass diese zu FPGA-Hardware-Experten werden müssen“, sagte Bruce Weyer, Vice Präsident der FPGA-Geschäftseinheit von Microchip. „Gemeinsam mit unserem VectorBlox Neural Network Software Development Kit werden diese Tools die Produktivität von Designern bei der Entwicklung innovativer Lösungen mit C/C++-basierten Algorithmen für Anwendungen wie Embedded Vision, maschinelles Lernen, Motorsteuerung und industrielle Automatisierung mit FPGA-basiert erheblich verbessern Hardwarebeschleuniger.“

Basierend auf der integrierten Open-Source-Entwicklungsumgebung Eclipse verwendet die Designsuite C++-Softwarecode, um eine HDL-IP-Komponente für die Integration in ihre Libero SmartDesign-Projekte zu generieren. Dies ermöglicht es Ingenieuren, das Hardwareverhalten auf einer höheren Abstraktionsebene zu beschreiben, als dies mit herkömmlichen FPGA-RTL-Tools möglich ist.

Es verbessert die Produktivität und verkürzt gleichzeitig die Entwicklungszeit durch eine Multi-Threading-API, die Hardware-Befehle gleichzeitig ausführt und den Ausdruck komplexer Hardware-Parallelität im Vergleich zu anderen HLS-Angeboten vereinfacht.

Das SmartHLS-Tool benötigt bis zu 10 Mal weniger Codezeilen als ein entsprechendes RTL-Design, wobei der resultierende Code einfacher zu lesen, zu verstehen, zu testen, zu debuggen und zu überprüfen ist. Das Tool vereinfacht auch die Untersuchung von Kompromissen beim Design der Hardware-Mikroarchitektur und ermöglicht es, dass bereits vorhandene C++-Softwareimplementierungen eines Entwicklers jetzt mit PolarFire FPGAs und FPGA-SoCs verwendet werden können.