Acessibilidade aprimorada para FPGAs para aceleração de hardware em sistemas de computação de ponta

Atualização: 3 de setembro de 2021

Microchip Equipar adicionou um fluxo de trabalho de design HLS, chamado SmartHLS, ao seu PolarFire FPGA famílias que aumentam consideravelmente a produtividade e a facilidade de design, permitindo que algoritmos C ++ sejam diretamente traduzidos para código RTL otimizado para FPGA.

"SmartHLS aprimora nosso conjunto de ferramentas de design Libero SoC e torna os vastos benefícios de nossas premiadas plataformas PolarFire e PolarFire SoC de alcance médio acessíveis a uma comunidade diversificada de desenvolvedores de algoritmos sem que eles tenham que se tornar especialistas em hardware FPGA", disse Bruce Weyer, vice presidente da unidade de negócios FPGA da Microchip. “Junto com nosso VectorBlox Neural Network Software Development Kit, essas ferramentas irão melhorar muito a produtividade dos designers na criação de soluções de ponta usando algoritmos baseados em C / C ++ para aplicações como visão embarcada, aprendizado de máquina, controle de motor e automação industrial usando FPGA aceleradores de hardware. ”

Com base no ambiente de desenvolvimento integrado Eclipse de código aberto, a suíte de design emprega código de software C ++ para gerar um componente HDL IP para integração em seus projetos Libero SmartDesign. Isso permite que os engenheiros descrevam o comportamento do hardware em um nível mais alto de abstração do que é possível com as ferramentas RTL FPGA tradicionais.

Ele melhora a produtividade enquanto diminui o tempo de desenvolvimento por meio de uma API multithreading que executa instruções de hardware simultaneamente e simplifica a expressão de paralelismo de hardware complexo em comparação com outras ofertas de HLS.

A ferramenta SmartHLS precisa de até 10 vezes menos linhas de código do que um projeto RTL equivalente, com o código resultante sendo mais fácil de ler, entender, testar, depurar e verificar. A ferramenta também simplifica a exploração de trade-offs de design de microarquitetura de hardware e permite que implementações de software C ++ pré-existentes de um desenvolvedor sejam usadas agora com PolarFire FPGAs e FPGA SoCs.