microchip Technology HLS designationis workflow adiecit, nomine SmartHLS, suo PolarFire FPGA familias quae ubertatem et facilitatem consili aliquantum augent, ut C++ algorithms in FPGA optimatum RTL codicem recte transferantur.
"SmartHLS nostrum Libero SoC consilium instrumentum suite auget et immensas utilitates nostrae lucrationis medium range PolarFire et PolarFire SoC suggestae pervias facit ad diversam communitatem algorithm electronicarum sine illis, cum peritis ferramentis FPGA efficiantur," dixit Brus Weyer, vice. praeses negotii Microchip FPGA unit. "Una cum VectorBlox Neural Network Software Development Ornamentum nostrum, haec instrumenta multum meliores designantes productivity in creando solutiones incisurae utentes C/C++ algorithms fundantur ad applicationes sicut visio infixa, apparatus discendi, motoris imperium et automationis industriae utens FPGA fundatum accelerators hardware ".
Fundatur in aperto-fonte Eclipsis evolutionis integratae ambitus, consilium suite utitur C++ software code ut HDL IP componentis generandi causa integrationis in inceptis suis Libero SmartDesign. Hoc permittit fabrum ut mores in altiori gradu abstractionis hardware describere quam fieri potest cum instrumentis traditis FPGA RTL.
Fructum auget dum evolutionis tempus decrescens per multi- linum API qui ferramenta instructiones simul exsequitur et simplificat expressionem parallelismi complexi hardware collatis aliis oblationibus HLS.
Instrumentum SmartHLS opus est usque ad 10 tempora pauciores lineas codicis quam designatio RTL aequivalens, cum codice inde facilius legere, intellegere, probare, debug et cognoscere. Instrumentum etiam simplificat explorationem microarchitecturae ferrariae designationis artis-offae, et efficit ut elit praeexistente C++ instrumenti programmatis nunc adhibeantur cum PolarFire FPGAs et FPGA SoCs.