Microchip Tecnologia ha aggiunto un flusso di lavoro di progettazione HLS, chiamato SmartHLS, al suo PolarFire FPGA famiglie che migliorano notevolmente la produttività e la facilità di progettazione consentendo la traduzione diretta degli algoritmi C++ in codice RTL ottimizzato per FPGA.
"SmartHLS migliora la nostra suite di strumenti di progettazione Libero SoC e rende i vasti vantaggi delle nostre premiate piattaforme PolarFire e PolarFire SoC di fascia media accessibili a una comunità diversificata di sviluppatori di algoritmi senza che debbano diventare esperti di hardware FPGA", ha affermato Bruce Weyer, vice presidente della business unit FPGA di Microchip. “Insieme al nostro kit di sviluppo software per reti neurali VectorBlox, questi strumenti miglioreranno notevolmente la produttività dei progettisti nella creazione di soluzioni all'avanguardia utilizzando algoritmi basati su C/C++ per applicazioni quali visione integrata, apprendimento automatico, controllo motori e automazione industriale utilizzando FPGA-based acceleratori hardware”.
Basata sull'ambiente di sviluppo integrato open source Eclipse, la suite di progettazione utilizza il codice software C++ per generare un componente IP HDL per l'integrazione nei suoi progetti Libero SmartDesign. Ciò consente agli ingegneri di descrivere il comportamento dell'hardware a un livello di astrazione più elevato di quanto sia possibile con gli strumenti RTL FPGA tradizionali.
Migliora la produttività riducendo i tempi di sviluppo attraverso un'API multi-threading che esegue le istruzioni hardware contemporaneamente e semplifica l'espressione del complesso parallelismo hardware rispetto ad altre offerte HLS.
Lo strumento SmartHLS richiede fino a 10 volte meno righe di codice rispetto a un design RTL equivalente, con il codice risultante più facile da leggere, comprendere, testare, eseguire il debug e verificare. Lo strumento semplifica inoltre l'esplorazione dei compromessi di progettazione della microarchitettura hardware e consente ora alle implementazioni software C++ preesistenti di uno sviluppatore di essere utilizzate con gli FPGA PolarFire e i SoC FPGA.