ชิป เทคโนโลยี ได้เพิ่มขั้นตอนการออกแบบ HLS ที่เรียกว่า SmartHLS ให้กับ PolarFire FPGA ตระกูลที่เพิ่มประสิทธิภาพการทำงานอย่างมากและง่ายต่อการออกแบบโดยเปิดใช้งานอัลกอริธึม C++ เพื่อแปลโดยตรงเป็นรหัส RTL ที่ปรับให้เหมาะสมกับ FPGA
“SmartHLS ปรับปรุงชุดเครื่องมือออกแบบ Libero SoC ของเรา และทำให้ประโยชน์มากมายของแพลตฟอร์ม PolarFire และ PolarFire SoC ระดับกลางที่ได้รับรางวัลของเราสามารถเข้าถึงได้จากชุมชนนักพัฒนาอัลกอริทึมที่หลากหลาย โดยที่พวกเขาไม่จำเป็นต้องเป็นผู้เชี่ยวชาญด้านฮาร์ดแวร์ FPGA” Bruce Weyer รองกล่าว ประธานหน่วยธุรกิจ FPGA ของไมโครชิป "เมื่อใช้ร่วมกับ VectorBlox Neural Network Software Development Kit เครื่องมือเหล่านี้จะช่วยปรับปรุงประสิทธิภาพการทำงานของนักออกแบบอย่างมากในการสร้างโซลูชันที่ล้ำสมัยโดยใช้อัลกอริธึมที่ใช้ C/C++ สำหรับแอปพลิเคชันต่างๆ เช่น เอ็มเบ็ดเด็ดวิชันซิสเต็ม การเรียนรู้ของเครื่อง การควบคุมมอเตอร์ และระบบอัตโนมัติทางอุตสาหกรรมโดยใช้ FPGA ตัวเร่งฮาร์ดแวร์”
บนพื้นฐานของสภาพแวดล้อมการพัฒนาแบบรวม Eclipse แบบโอเพนซอร์ส ชุดการออกแบบนี้ใช้รหัสซอฟต์แวร์ C++ เพื่อสร้างส่วนประกอบ HDL IP สำหรับการรวมเข้ากับโปรเจ็กต์ Libero SmartDesign ซึ่งช่วยให้วิศวกรสามารถอธิบายพฤติกรรมของฮาร์ดแวร์ในระดับนามธรรมที่สูงกว่าที่เป็นไปได้ด้วยเครื่องมือ FPGA RTL แบบเดิม
ปรับปรุงประสิทธิภาพการทำงานในขณะที่ลดเวลาในการพัฒนาผ่าน API แบบมัลติเธรดที่รันคำสั่งฮาร์ดแวร์พร้อมกัน และลดความยุ่งยากในการแสดงออกของการขนานฮาร์ดแวร์ที่ซับซ้อนเมื่อเปรียบเทียบกับข้อเสนอ HLS อื่นๆ
เครื่องมือ SmartHLS ต้องการโค้ดน้อยกว่าการออกแบบ RTL ที่เทียบเท่าถึง 10 เท่า โดยที่โค้ดผลลัพธ์จะอ่าน ทำความเข้าใจ ทดสอบ ดีบัก และยืนยันได้ง่ายขึ้น เครื่องมือนี้ยังช่วยลดความยุ่งยากในการสำรวจการออกแบบฮาร์ดแวร์ไมโครสถาปัตยกรรมที่ประนีประนอม และช่วยให้การนำซอฟต์แวร์ C++ ที่มีอยู่ก่อนของนักพัฒนาไปใช้กับ PolarFire FPGA และ FPGA SoC ได้แล้ว