Pastilla Tecnología ha agregado un flujo de trabajo de diseño HLS, llamado SmartHLS, a su PolarFire FPGA familias que mejoran considerablemente la productividad y la facilidad de diseño al permitir que los algoritmos C ++ se traduzcan directamente a código RTL optimizado para FPGA.
"SmartHLS mejora nuestro conjunto de herramientas de diseño Libero SoC y hace que los vastos beneficios de nuestras galardonadas plataformas PolarFire y PolarFire SoC de rango medio sean accesibles para una comunidad diversa de desarrolladores de algoritmos sin que tengan que convertirse en expertos en hardware FPGA", dijo Bruce Weyer, vicepresidente. presidente de la unidad de negocio FPGA de Microchip. “Junto con nuestro kit de desarrollo de software de red neuronal VectorBlox, estas herramientas mejorarán en gran medida la productividad de los diseñadores en la creación de soluciones de vanguardia utilizando algoritmos basados en C / C ++ para aplicaciones como visión integrada, aprendizaje automático, control de motores y automatización industrial utilizando FPGA. aceleradores de hardware ".
Basado en el entorno de desarrollo integrado de código abierto Eclipse, la suite de diseño emplea código de software C ++ para generar un componente IP HDL para su integración en sus proyectos Libero SmartDesign. Esto permite a los ingenieros describir el comportamiento del hardware a un nivel más alto de abstracción de lo que es posible con las herramientas tradicionales FPGA RTL.
Mejora la productividad al tiempo que reduce el tiempo de desarrollo a través de una API de subprocesos múltiples que ejecuta instrucciones de hardware al mismo tiempo y simplifica la expresión de paralelismo de hardware complejo en comparación con otras ofertas de HLS.
La herramienta SmartHLS necesita hasta 10 veces menos líneas de código que un diseño RTL equivalente, y el código resultante es más fácil de leer, comprender, probar, depurar y verificar. La herramienta también simplifica la exploración de las compensaciones de diseño de microarquitectura de hardware y permite que las implementaciones de software C ++ preexistentes de un desarrollador se utilicen ahora con FPGA PolarFire y SoC FPGA.