Vi mạch Công nghệ đã thêm quy trình thiết kế HLS, được gọi là SmartHLS, vào PolarFire của nó FPGA họ giúp nâng cao đáng kể năng suất và tính dễ thiết kế bằng cách cho phép các thuật toán C ++ được dịch trực tiếp sang mã RTL được tối ưu hóa FPGA.
“SmartHLS nâng cao bộ công cụ thiết kế Libero SoC của chúng tôi và làm cho những lợi ích to lớn của các nền tảng PolarFire và PolarFire SoC tầm trung từng đoạt giải thưởng của chúng tôi có thể tiếp cận được với một cộng đồng đa dạng các nhà phát triển thuật toán mà họ không cần phải trở thành chuyên gia phần cứng FPGA,” Bruce Weyer, phó chủ tịch đơn vị kinh doanh FPGA của Microchip. “Cùng với Bộ phát triển phần mềm mạng nơ ron VectorBlox của chúng tôi, những công cụ này sẽ cải thiện đáng kể năng suất của nhà thiết kế trong việc tạo ra các giải pháp tiên tiến bằng cách sử dụng các thuật toán dựa trên C / C ++ cho các ứng dụng như thị giác nhúng, học máy, điều khiển động cơ và tự động hóa công nghiệp bằng cách sử dụng FPGA máy gia tốc phần cứng. ”
Dựa trên môi trường phát triển tích hợp Eclipse mã nguồn mở, bộ thiết kế sử dụng mã phần mềm C ++ để tạo thành phần IP HDL để tích hợp vào các dự án Libero SmartDesign của nó. Điều này cho phép các kỹ sư mô tả hành vi của phần cứng ở mức độ trừu tượng cao hơn so với các công cụ FPGA RTL truyền thống.
Nó cải thiện năng suất trong khi giảm thời gian phát triển thông qua một API đa luồng thực thi các lệnh phần cứng đồng thời và đơn giản hóa việc thể hiện song song phần cứng phức tạp so với các dịch vụ HLS khác.
Công cụ SmartHLS cần ít dòng mã hơn tới 10 lần so với thiết kế RTL tương đương, với mã kết quả dễ đọc, hiểu, kiểm tra, gỡ lỗi và xác minh hơn. Công cụ này cũng đơn giản hóa việc khám phá các cân bằng thiết kế vi kiến trúc phần cứng và cho phép các triển khai phần mềm C ++ có sẵn của nhà phát triển hiện được sử dụng với PolarFire FPGA và FPGA SoC.