Microchip Teknologi telah menambah aliran kerja reka bentuk HLS, dipanggil SmartHLS, pada PolarFirenya FPGA keluarga yang sangat meningkatkan produktiviti dan kemudahan reka bentuk dengan membolehkan algoritma C ++ diterjemahkan secara langsung ke kod RTL yang dioptimumkan FPGA.
"SmartHLS meningkatkan rangkaian alat reka bentuk Libero SoC kami dan menjadikan banyak kelebihan platform PolarFire dan PolarFire SoC jajaran pertengahan kami yang dapat diakses oleh komuniti pemaju algoritma yang pelbagai tanpa mereka harus menjadi pakar perkakasan FPGA," kata Bruce Weyer, naib presiden unit perniagaan FPGA Microchip. “Bersama Kit Pembangunan Perisian Neural Network VectorBlox kami, alat ini akan sangat meningkatkan produktiviti pereka dalam membuat penyelesaian canggih menggunakan algoritma berasaskan C / C ++ untuk aplikasi seperti visi tertanam, pembelajaran mesin, kawalan motor dan automasi industri menggunakan berasaskan FPGA pemecut perkakasan. "
Berdasarkan persekitaran pengembangan bersepadu Eclipse sumber terbuka, suite reka bentuk menggunakan kod perisian C ++ untuk menghasilkan komponen IP HDL untuk penyatuan ke dalam projek Libero SmartDesign. Ini membolehkan jurutera menerangkan tingkah laku perkakasan pada tahap pengambilan yang lebih tinggi daripada yang mungkin dilakukan dengan alat FPGA RTL tradisional.
Ini meningkatkan produktiviti sambil mengurangkan masa pengembangan melalui API multi-threading yang melaksanakan arahan perkakasan secara serentak dan mempermudah ungkapan paralelisme perkakasan yang kompleks berbanding dengan penawaran HLS yang lain.
Alat SmartHLS memerlukan baris kod sehingga 10 kali lebih sedikit daripada reka bentuk RTL yang setara, dengan kod yang dihasilkan lebih mudah dibaca, difahami, diuji, debug dan disahkan. Alat ini juga mempermudah penerokaan rancangan reka bentuk mikroarkibina perkakasan dan membolehkan implementasi perisian C ++ yang sudah ada oleh pemaju kini dapat digunakan dengan PolarFire FPGA dan FPGA SoCs.