Los transistores de nitruro de galio (GaN) se han producido en masa durante más de 10 años. En sus primeros años de disponibilidad, la rápida velocidad de conmutación de los nuevos dispositivos, hasta 10 veces más rápida que la venerable Si MOSFET - fue la razón principal por la que los diseñadores utilizaron GaN FET.
Introducción
Como el precio de los dispositivos de GaN se normalizó con el mosfet, junto con la expansión de una amplia gama de dispositivos con diferentes voltaje clasificaciones y capacidades de manejo de potencia, se logró una aceptación mucho más amplia en aplicaciones principales como convertidores CC-CC para computadoras, motores para robots y bicicletas y scooters de movilidad eléctrica. La experiencia obtenida de los primeros en adoptar ha abierto el camino para que los participantes posteriores en el mundo de GaN entren en producción más rápido.
Este artículo es el primero de una serie de artículos que analizan tres temas que pueden ayudar a los diseñadores de sistemas de energía a aprovechar al máximo sus diseños basados en GaN al menor costo. Los tres temas son: (1) consideraciones de diseño; (2) diseño térmico para el máximo manejo de potencia; y (3) técnicas de reducción de EMI al menor costo.
Inductancia parasitaria debido a la alta velocidad de conmutación de GaN
El uso de GaN a frecuencias más altas que la potencia de envejecimiento. mosfet es capaz ha puesto de relieve los efectos degradantes de la inductancia parásita en una conversión de energía circuito [1]. Esta inductancia dificulta la extracción del beneficio completo de las capacidades de conmutación extra rápida de GaN con una generación reducida de EMI. Para una configuración de medio puente, que se utiliza en aproximadamente el 80% de los convertidores de potencia, las dos fuentes principales de inductancia parásita son; (1) el bucle de alimentación de alta frecuencia formado por los dos dispositivos de conmutación de alimentación junto con el bus de alta frecuencia condensador y (2) el circuito de accionamiento de puerta formado por el controlador de puerta, el dispositivo de alimentación y el condensador de accionamiento de puerta de alta frecuencia. La inductancia de fuente común (CSI) se define por la parte de la inductancia del bucle que es común tanto al bucle de puerta como al bucle de alimentación. Está indicado por las flechas en la Figura 1.
Figura 1: Esquema de una etapa de potencia de medio puente que muestra los lazos de potencia y accionamiento de puerta con inductancia de fuente común mostrada en círculos de puntos
Minimizar la inductancia parasitaria
La minimización de todas las inductancias parásitas es vital cuando se considera el diseño de dispositivos de potencia de alta velocidad. No es posible reducir todos componentes de inductancia por igual y, por lo tanto, deben abordarse en orden de importancia, comenzando con la inductancia de fuente común, luego la inductancia del bucle de potencia y, por último, la inductancia del bucle de puerta.
para alto-voltaje PQFN (Power Quad Flat Sin plomo) mosfet En paquetes, la necesidad de un pin fuente de retorno de puerta separado es bien conocida y también se implementa en estructuras GaN PQFN de alto voltaje [2,3]. Cuando estos pines separados están disponibles, el bucle de accionamiento de la puerta y el bucle de alimentación están separados dentro del paquete y se debe tener sumo cuidado en cómo se conectan externamente.
La reducción de la inductancia de la fuente común se produce a expensas de la inductancia de la fuente externa, empujada fuera del circuito de la puerta. Esta inductancia externa puede conducir a un mayor rebote del suelo debido a la velocidad mejorada del dispositivo una vez que se elimina la inductancia de la fuente común [4].
Los transistores GaN de modo de mejora están disponibles en un paquete de escala de chip de nivel de oblea (WLCSP) con terminales en formato Land Grid Array (LGA) o Ball Grid Array (BGA). Algunos de estos dispositivos no ofrecen una clavija de fuente de retorno de compuerta separada, sino una serie de conexiones de inductancia muy baja, como se muestra en la Figura 2. La inductancia total del paquete de estos paquetes suele ser inferior a 100 pH. Esto reduce en gran medida todos los componentes de la inductancia y, por lo tanto, reduce todos los problemas relacionados con la inductancia. Estos paquetes LGA y BGA pueden tratarse de la misma manera que los provistos con un pin o barra de retorno de puerta dedicado asignando las almohadillas de fuente más cercanas a la puerta para que actúen como el punto de conexión "estrella" tanto para el circuito de puerta como para el circuito de alimentación. El diseño de la puerta y los bucles de potencia se separan luego haciendo que las corrientes fluyan en direcciones opuestas u ortogonales, como se muestra en la Figura 2.
Figura 2: Transistores GaN en formatos LGA (a) y BGA (b) que muestran la dirección del flujo de corriente del dispositivo que minimiza la inductancia de fuente común
Mientras se minimiza la inductancia de los elementos individuales que componen el bucle (es decir, el condensador ESL, la inductancia del cable del dispositivo y pcb inductancia de interconexión) es importante, los diseñadores también deben centrarse en minimizar la inductancia total del bucle. Dado que la inductancia del bucle está determinada por la energía magnética que se almacena en su interior, es posible minimizar aún más la inductancia general del bucle utilizando el acoplamiento entre conductores adyacentes para inducir la auto-cancelación del campo magnético.
Al intercalar los terminales de drenaje y fuente en un lado del dispositivo, se generan una serie de pequeños bucles con corrientes opuestas que disminuirán la inductancia general a través de la autocancelación del campo magnético. Esto no solo es cierto para las trazas de PCB que se muestran en la Figura 3 (a), sino también para las conexiones de soldadura verticales y las vías de conexión entre capas que se muestran en la Figura 3 (b). Con la formación de múltiples bucles pequeños de cancelación de campo magnético, la energía magnética total, y por lo tanto la inductancia, se reduce significativamente [5].
Figura 3: Transistor LGA GaN montado en una PCB que muestra el flujo de corriente alterna (a) vista superior (b) vista lateral
Es posible una reducción adicional en la inductancia de bucle parcial sacando las corrientes de drenaje y fuente en ambos lados del dispositivo desde la línea central y duplicando el efecto de cancelación del campo magnético. Esto funciona al reducir la corriente en cada conductor, lo que reduce aún más la energía almacenada, y la ruta de corriente más corta produce una inductancia más baja.
Diseños de bucle de alimentación convencionales
Para ver cómo se puede lograr la minimización de la inductancia del bucle de potencia en un diseño real, se presentan dos enfoques convencionales de los lazos de potencia para comparar. Estos dos enfoques se denominarán "lateral" y "vertical", respectivamente.
Diseño de bucle de alimentación lateral
El diseño lateral coloca los condensadores y dispositivos de entrada en el mismo lado de la PCB muy cerca para minimizar el área del bucle de alimentación de alta frecuencia. El bucle de alta frecuencia para este diseño está contenido en el mismo lado de la PCB y se considera un bucle de alimentación lateral, ya que el bucle de alimentación fluye lateralmente en una sola capa de PCB. En la Figura 4 se muestra un ejemplo del diseño lateral que utiliza un diseño de transistor LGA. En esta figura se resalta el bucle de alta frecuencia.
Figura 4: Lazo de potencia lateral convencional para transistores LGA GaN convertidor: (a) vista superior (b) vista lateral
Si bien es importante minimizar el tamaño físico del bucle para reducir la inductancia parásita, el diseño de las capas internas también es fundamental. Para el diseño de bucle de alimentación lateral, la primera capa interior sirve como una "capa de protección". Esta capa juega un papel fundamental en el blindaje de los circuitos internos de los campos generados por el bucle de potencia de alta frecuencia. El bucle de potencia genera un campo magnético que induce una corriente en la capa de protección que fluye en la dirección opuesta al bucle de potencia. La corriente en la capa de protección genera un campo magnético para contrarrestar el campo magnético del bucle de alimentación original. El resultado final es una cancelación de los campos magnéticos que se traduce en una reducción de la inductancia del bucle de potencia parasitaria.
Tener un plano de blindaje completo cerca del bucle de potencia produce la inductancia de bucle de potencia más baja para el diseño lateral. Este enfoque depende en gran medida de la distancia desde el bucle de potencia hasta la capa de protección contenida en la primera capa interna [6]. Siempre que las dos capas superiores estén muy próximas, la inductancia del bucle de alta frecuencia muestra poca dependencia del grosor total de la placa.
Diseño de bucle de alimentación vertical
El segundo diseño convencional, que se muestra en la Figura 5, coloca la entrada condensadores y transistores en lados opuestos de la PCB, con los condensadores ubicados directamente debajo de los dispositivos para minimizar el tamaño del bucle físico. Esto se llama bucle de alimentación vertical porque el bucle se conecta verticalmente a través de la PCB mediante vías. El diseño del transistor LGA de la Figura 5 tiene resaltado el bucle de alimentación vertical.
Figura 5: Bucle de alimentación vertical convencional para convertidor basado en transistor LGA: (a) vista superior (b) vista inferior (c) vista lateral
Para este diseño, no hay capa protectora debido a su estructura vertical. El bucle de potencia vertical utiliza un método de cancelación automática del campo magnético (con corrientes que fluyen en direcciones opuestas) para reducir la inductancia, en contraposición al uso de un plano de blindaje.
Para el diseño de PCB, el grosor de la placa es generalmente mucho más delgado que la longitud horizontal de las trazas en los lados superior e inferior de la placa. A medida que disminuye el grosor de la placa, el área del bucle se contrae significativamente en comparación con el bucle de potencia lateral, y la corriente que fluye en direcciones opuestas en las capas superior e inferior comienza a proporcionar auto-cancelación del campo magnético. Para que un bucle de alimentación vertical sea más eficaz, se debe minimizar el grosor de la placa.
Optimización del bucle de potencia
Una técnica de diseño mejorada que proporciona los beneficios de un tamaño de bucle reducido, tiene cancelación automática del campo magnético, tiene inductancia que es independiente del grosor de la placa, es un diseño de PCB de componente de una sola cara y produce una alta eficiencia para una estructura multicapa. se muestra en la Figura 6. El diseño utiliza la primera capa interna, que se muestra en la Figura 6 (b), como la ruta de retorno del bucle de potencia. Esta ruta de retorno está ubicada directamente debajo del circuito de energía de la capa superior, como se muestra en la Figura 6 (a). Este posicionamiento logra el área de bucle físico más pequeña combinada con la cancelación automática del campo magnético. La vista lateral, mostrada en la Figura 6 (c), ilustra el concepto de crear un bucle autocancelable de campo magnético de bajo perfil en una estructura de PCB multicapa.
Figura 6: Bucle de alimentación óptimo para un convertidor basado en transistores LGA: (a) vista superior (b) vista superior de la capa interna 1 (c) vista lateral
Este diseño mejorado coloca la entrada condensadores muy cerca del dispositivo superior, con los terminales positivos de voltaje de entrada ubicados al lado de las conexiones de drenaje del transistor superior. Los dispositivos GaN están ubicados en la disposición como en los casos de bucle de alimentación lateral y vertical. El nodo del inductor entrelazado y las vías de tierra están duplicadas en la parte inferior del transistor rectificador síncrono.
Estas vías entrelazadas proporcionan tres ventajas: • El entrelazado de las vías con corriente que fluye en dirección opuesta reduce el almacenamiento de energía magnética y ayuda a generar la cancelación del campo magnético. Esto da como resultado una reducción de los efectos de remolinos y proximidad, reduciendo así las pérdidas por conducción de CA. • Las vías ubicadas debajo del transistor inferior reducen la resistencia y las pérdidas de conducción que la acompañan durante el período de funcionamiento libre del transistor. • Las vías reducen la resistencia a la dispersión térmica, aumentando así la eficiencia y el manejo de potencia.
Las características de los diseños convencional y óptimo se comparan en la Tabla 1. Bucle lateral Bucle vertical Bucle óptimo Capacidad de PCB de un solo lado Sí No Sí Autocancelación de campo magnético No Sí Sí Inductancia independiente del espesor de la placa Sí No Sí Capa protectora requerida Sí No No Tabla 1: Características de los diseños de circuitos de potencia convencionales y óptimos.
Impacto de la integración en los parásitos
Para reducir aún más la inductancia parásita de los diseños basados en transistores de GaN, se encuentran disponibles circuitos integrados monolíticos de etapa de potencia de GaN [7]. En la Figura 7, se muestra un diagrama de bloques y una fotografía real del chip de una etapa de potencia monolítica GaN IC. La eficiencia medida experimentalmente de este circuito integrado monolítico, que se muestra en la Figura 8, se compara con un circuito discreto que utiliza transistores eGaN® con la misma resistencia y controlados por un uPI. Semiconductores IC de controlador de medio puente uP1966 Si [7] en un diseño óptimo. Las ventajas de las inductancias reducidas del bucle de potencia y del bucle de compuerta en el GaN ic quedan claras ya que la ganancia de eficiencia general de la integración es significativa a 1 MHz en un convertidor reductor estándar.
Figura 7: Diagrama de bloques para la etapa de potencia monolítica (a) y la foto del chip (b)
Figura 8: Comparación de eficiencia entre la etapa de potencia monolítica de GaN (verde) y la solución de transistores de GaN discretos equivalentes accionados externamente (azul) en un convertidor reductor de 48 V – 12 V a 1 MHz (líneas sólidas) y 2.5 MHz (líneas discontinuas) . La “X” negra es la mejor reportada mosfet rendimiento a 1 MHz.
Resumen
Un diseño de circuito eficiente minimizará el área de PCB, reducirá la disipación de energía debido a velocidades de conmutación más lentas que están limitadas por inductancias parásitas y mejorará la confiabilidad del sistema debido a la reducción de sobreimpulso de voltaje. Se discutieron los parásitos de diseño que son importantes cuando se usan transistores de GaN; a saber, la inductancia de fuente común, la inductancia de bucle de potencia de alta frecuencia y la inductancia de bucle de puerta.
Se revisaron varios métodos para minimizar estos parásitos que inhiben el rendimiento, comenzando con el transistor único más básico a través de una etapa de potencia IC monolítica completa de GaN. En artículos futuros, las técnicas de diseño que se analizan en este artículo se desarrollarán para mostrar el diseño óptimo de sistemas de gestión térmica y cómo crear sistemas de baja EMI, todos con transistores e circuitos integrados modernos de GaN a escala de chip.