Transistor Gallium nitrida (GaN) telah dihasilkan secara besar-besaran selama lebih dari 10 tahun. Dalam ketersediaan beberapa tahun pertama mereka, kelajuan beralih peranti baru dengan pantas - sehingga 10 kali lebih cepat daripada Si yang dihormati MOSFET - adalah sebab utama pereka menggunakan FET GaN.
Pengenalan
Oleh kerana harga peranti GaN dinormalisasi dengan mosfet, ditambah dengan pengembangan pelbagai peranti dengan berbeza voltan penarafan dan keupayaan pengendalian kuasa, penerimaan yang lebih luas dapat dicapai dalam aplikasi arus perdana seperti penukar DC-DC untuk komputer, pemacu motor untuk robot, dan basikal dan skuter e-mobiliti. Pengalaman yang diperoleh dari pengguna awal telah mendorong jalan masuk ke dunia GaN untuk masuk ke produksi dengan lebih cepat.
Artikel ini adalah yang pertama dalam siri artikel yang membincangkan tiga topik yang dapat membantu pereka sistem kuasa mencapai hasil rekaan berasaskan GaN mereka dengan kos paling rendah. Tiga topik tersebut adalah: (1) pertimbangan susun atur; (2) reka bentuk termal untuk pengendalian kuasa maksimum; dan, (3) teknik pengurangan EMI dengan kos terendah.
Induktansi Parasit Kerana Kelajuan Beralih Tinggi dari GaN
Penggunaan GaN pada frekuensi yang lebih tinggi daripada kuasa penuaan mosfet mampu telah memberi tumpuan kepada kesan merendahkan kearuhan parasit dalam penukaran kuasa litar [1]. Kearuhan ini menghalang pengekstrakan manfaat penuh keupayaan pensuisan lebih pantas GaN dengan penjanaan EMI yang dikurangkan. Untuk konfigurasi separuh jambatan, yang digunakan dalam kira-kira 80% penukar kuasa, dua sumber utama kearuhan parasit ialah; (1) gelung kuasa frekuensi tinggi yang dibentuk oleh dua peranti pensuisan kuasa bersama-sama dengan bas frekuensi tinggi kapasitor dan, (2) gelung pemacu get yang dibentuk oleh pemacu get, peranti kuasa, dan kapasitor pemacu get frekuensi tinggi. Kearuhan sumber biasa (CSI) ditakrifkan oleh bahagian kearuhan gelung yang biasa kepada kedua-dua gelung get dan gelung kuasa. Ia ditunjukkan oleh anak panah dalam Rajah 1.
Gambar 1: Skema tahap daya jambatan setengah yang menunjukkan gelung daya dan pintu pemacu dengan induktansi sumber biasa ditunjukkan dalam bulatan putus-putus
Meminimumkan Induktansi Parasit
Minimumkan semua induktansi parasit sangat penting ketika mempertimbangkan susun atur peranti kuasa berkelajuan tinggi. Tidak mustahil untuk mengurangkan semua komponen induktansi sama, dan oleh itu, mereka mesti diberi perhatian mengikut urutan kepentingan, bermula dengan induktansi sumber biasa, kemudian induktansi gelung daya dan, terakhir, induktansi gelung gerbang.
Untuk tinggi-voltan PQFN (Kuasa Kuad Flat Tanpa plumbum) mosfet pakej, keperluan untuk pin sumber pemulangan pintu yang berasingan diketahui umum dan juga dilaksanakan dalam struktur GaN PQFN voltan tinggi [2,3]. Apabila pin berasingan ini tersedia, gelung pemacu get dan gelung kuasa dipisahkan dalam bungkusan dan perlu berhati-hati dalam cara ia disambungkan secara luaran.
Pengurangan induktansi sumber biasa berlaku dengan mengorbankan induktansi sumber luaran, didorong ke luar gelung gerbang. Induktansi luaran ini dapat menyebabkan peningkatan lantunan tanah kerana peningkatan kelajuan peranti setelah induktansi sumber umum dikeluarkan [4].
Transistor GaN mod penambahbaikan boleh didapati dalam Pakej Skala Cip Tahap Wafer (WLCSP) dengan terminal dalam format Land Grid Array (LGA) atau Ball Grid Array (BGA). Sebilangan peranti ini tidak menawarkan pin sumber gerbang-balik yang terpisah, melainkan sebilangan sambungan induktansi yang sangat rendah seperti yang ditunjukkan pada Gambar 2. Jumlah induktansi pakej ini sering kali kurang dari 100 pH. Ini sangat mengurangkan semua komponen induktansi, dan dengan itu mengurangkan semua masalah yang berkaitan dengan induktansi. Pakej LGA dan BGA ini dapat diperlakukan dengan cara yang sama seperti yang disediakan dengan pin atau bar pengembalian gerbang khusus dengan mengalokasikan pad sumber yang paling dekat dengan gerbang untuk bertindak sebagai titik sambungan "bintang" untuk kedua-dua gelung pintu dan gelung daya. Susun atur pintu dan gelung daya kemudian dipisahkan dengan mengalirkan arus dalam arah yang berlawanan atau ortogonal seperti yang ditunjukkan dalam Rajah 2.
Gambar 2: Transistor GaN dalam format LGA (a) dan BGA (b) yang menunjukkan arah aliran arus peranti yang meminimumkan aruhan sumber biasa
Semasa meminimumkan induktansi elemen individu yang membentuk gelung (iaitu kapasitor ESL, induktansi plumbum peranti, dan PCB interkoneksi induktansi) adalah penting, pereka juga mesti memberi tumpuan untuk meminimumkan jumlah induktansi gelung. Oleh kerana induktansi gelung ditentukan oleh tenaga magnet yang tersimpan di dalamnya, adalah mungkin untuk meminimumkan lagi induktansi gelung keseluruhan dengan menggunakan gandingan antara konduktor bersebelahan untuk mendorong pembatalan diri medan magnet.
Dengan memotong terminal longkang dan sumber di satu sisi peranti, dihasilkan sejumlah gelung kecil dengan arus yang berlawanan yang akan menurunkan induktansi keseluruhan melalui pembatalan diri medan magnet. Ini tidak hanya berlaku untuk jejak PCB yang ditunjukkan dalam Gambar 3 (a), tetapi juga untuk sambungan pateri menegak dan jarak sambungan antara lapisan yang ditunjukkan dalam Rajah 3 (b). Dengan beberapa gelung pembatalan medan magnet kecil terbentuk, jumlah tenaga magnet, dan oleh itu aruhan, berkurang dengan ketara [5].
Rajah 3: Transistor LGA GaN dipasang pada PCB menunjukkan aliran arus ulang alik (a) pandangan atas (b) pandangan sisi
Pengurangan selanjutnya dalam induktansi gelung separa adalah mungkin dengan membawa arus pengaliran dan sumber keluar di kedua sisi peranti dari garis tengah dan menduplikasi kesan pembatalan medan magnet. Ini berfungsi dengan mengurangkan arus di setiap konduktor, seterusnya mengurangkan tenaga yang tersimpan, dan jalur arus yang lebih pendek menghasilkan aruhan yang lebih rendah.
Reka Bentuk Gelung Kuasa Konvensional
Untuk melihat bagaimana pengurangan induktansi gelung daya dapat direalisasikan dalam susun atur sebenar, dua pendekatan konvensional untuk gelung kuasa disajikan untuk perbandingan. Kedua pendekatan ini akan disebut "lateral" dan "vertical" masing-masing.
Reka Bentuk Gelung Kuasa Lateral
Susun atur sisi meletakkan Kapasitor dan peranti input pada sisi PCB yang sama dalam jarak yang dekat untuk meminimumkan kawasan gelung kuasa frekuensi tinggi. Gelung frekuensi tinggi untuk reka bentuk ini terkandung pada bahagian yang sama pada PCB dan dianggap sebagai gelung kuasa sisi, kerana gelung kuasa mengalir secara sisi pada satu lapisan PCB. Contoh susun atur sisi menggunakan reka bentuk Transistor LGA ditunjukkan dalam Rajah 4. Gelung frekuensi tinggi diserlahkan dalam rajah ini.
Rajah 4: Gelung kuasa sisi konvensional untuk berasaskan transistor LGA GaN Penukar: (a) pandangan atas (b) pandangan sisi
Walaupun meminimumkan ukuran fizikal gelung adalah penting untuk mengurangkan induktansi parasit, reka bentuk lapisan dalam juga penting. Untuk reka bentuk gelung daya lateral, lapisan dalaman pertama berfungsi sebagai "lapisan perisai." Lapisan ini memainkan peranan penting dalam melindungi litar dalaman dari medan yang dihasilkan oleh gelung frekuensi tinggi. Gelung daya menghasilkan medan magnet yang menyebabkan arus di lapisan perisai yang mengalir ke arah yang bertentangan dengan gelung kuasa. Arus dalam lapisan perisai menghasilkan medan magnet untuk melawan medan magnet gelung daya yang asal. Hasil akhirnya adalah pembatalan medan magnet yang diterjemahkan menjadi pengurangan induktansi gelung daya parasit.
Mempunyai satah perisai yang lengkap berdekatan dengan gelung kuasa menghasilkan induktansi gelung daya terendah untuk susun atur sisi. Pendekatan ini sangat bergantung pada jarak dari gelung daya ke lapisan perisai yang terdapat pada lapisan dalaman pertama [6]. Selagi dua lapisan teratas berada dekat, induktansi gelung frekuensi tinggi menunjukkan sedikit pergantungan pada ketebalan papan keseluruhan.
Reka Bentuk Gelung Kuasa menegak
Susun atur konvensional kedua, ditunjukkan dalam Rajah 5, meletakkan input Kapasitor dan transistor pada sisi bertentangan PCB, dengan Kapasitor terletak betul-betul di bawah peranti untuk meminimumkan saiz gelung fizikal. Ini dipanggil gelung kuasa menegak kerana gelung disambungkan secara menegak melalui PCB menggunakan vias. Reka bentuk Transistor LGA bagi Rajah 5 mempunyai gelung kuasa menegak yang diserlahkan.
Rajah 5: Gelung kuasa menegak konvensional untuk penukar berasaskan Transistor LGA: (a) pandangan atas (b) pandangan bawah (c) pandangan sisi
Untuk reka bentuk ini, tidak ada lapisan pelindung kerana struktur menegaknya. Gelung daya menegak menggunakan kaedah pembatalan diri medan magnet (dengan arus mengalir ke arah yang bertentangan) untuk mengurangkan induktansi, berbanding dengan penggunaan pesawat pelindung.
Untuk susun atur PCB, ketebalan papan pada umumnya jauh lebih tipis daripada panjang jejak jejak di bahagian atas dan bawah papan. Apabila ketebalan papan berkurang, kawasan gelung menyusut dengan ketara berbanding dengan gelung daya sisi, dan arus yang mengalir dalam arah yang bertentangan di lapisan atas dan bawah mula memberikan pembatalan diri medan magnet. Agar gelung daya menegak menjadi paling berkesan, ketebalan papan mesti dikurangkan.
Mengoptimumkan Gelung Kuasa
Teknik susun atur yang diperbaiki yang memberikan manfaat pengurangan ukuran gelung, pembatalan diri medan magnet, induktansi yang tidak bergantung pada ketebalan papan, adalah reka bentuk PCB komponen satu sisi, dan menghasilkan kecekapan tinggi untuk struktur berbilang lapisan, adalah ditunjukkan dalam Rajah 6. Reka bentuk menggunakan lapisan dalaman pertama, seperti yang ditunjukkan pada Gambar 6 (b), sebagai jalur pengembalian gelung daya. Jalan kembali ini terletak betul-betul di bawah gelung kuasa lapisan atas, seperti yang ditunjukkan pada Gambar 6 (a). Kedudukan ini mencapai kawasan gelung fizikal terkecil yang digabungkan dengan pembatalan diri medan magnet. Pandangan sisi, yang ditunjukkan pada Gambar 6 (c), menggambarkan konsep membuat gelung self -ancelling medan magnet berprofil rendah dalam struktur PCB pelbagai lapisan.
Rajah 6: Gelung kuasa optimum untuk penukar berasaskan Transistor LGA: (a) pandangan atas (b) pandangan atas lapisan dalam 1 (c) pandangan sisi
Reka letak yang dipertingkatkan ini meletakkan input Kapasitor berdekatan dengan peranti atas, dengan terminal voltan masukan positif terletak di sebelah sambungan longkang Transistor atas. Peranti GaN terletak dalam susunan seperti dalam kes gelung kuasa sisi dan menegak. Nod Induktor berjalin dan vias tanah diduplikasi pada bahagian bawah Transistor penerus segerak.
Vias berjalin ini memberikan tiga kelebihan: • Jalinan vias dengan arus yang mengalir dalam arah bertentangan mengurangkan simpanan tenaga magnet dan membantu menjana pembatalan medan magnet. Ini mengakibatkan pengurangan kesan pusar dan kedekatan, sekali gus mengurangkan kehilangan pengaliran AC. • Vias yang terletak di bawah Transistor bawah mengurangkan rintangan dan kehilangan pengaliran yang disertakan semasa tempoh roda bebas transistor. • Vias mengurangkan rintangan penyebaran haba, sekali gus meningkatkan kecekapan dan pengendalian kuasa.
Ciri-ciri reka bentuk konvensional dan optimum dibandingkan dalam Jadual 1. Gelung Lateral Gelung Menegak Gelung Optimum Satu Sebelah Keupayaan PCB Ya Tidak Ya Pembatalan Kendiri Medan Magnet Tidak Ya Ya Kearuhan Bebas daripada Ketebalan Papan Ya Tidak Ya Lapisan Perisai Diperlukan Ya Tidak Tidak Jadual 1: Ciri-ciri reka bentuk gelung kuasa konvensional dan optimum.
Kesan Integrasi terhadap Parasitik
Untuk mengurangkan lagi induktansi parasit reka bentuk berasaskan transistor GaN, litar bersepadu peringkat kuasa GaN monolitik tersedia [7]. Dalam Rajah 7, gambar rajah blok dan foto cip sebenar bagi peringkat kuasa monolitik GaN IC ditunjukkan. Kecekapan diukur secara eksperimen bagi litar bersepadu monolitik ini, ditunjukkan dalam Rajah 8, dibandingkan dengan litar diskret menggunakan transistor eGaN® dengan rintangan yang sama dan didorong oleh uPI Semikonduktor uP1966 Si IC pemacu separuh jambatan [7] dalam susun atur yang optimum. Kelebihan gelung kuasa yang dikurangkan dan kearuhan gelung get dalam GaN ic menjadi jelas kerana keuntungan kecekapan keseluruhan daripada penyepaduan adalah ketara pada 1 MHz dalam penukar wang standard.
Gambar 7: Gambarajah blok untuk tahap kuasa monolitik (a) dan foto cip (b)
Rajah 8: Perbandingan kecekapan antara peringkat kuasa GaN monolitik (hijau) dan penyelesaian transistor GaN diskret (biru) yang dipacu secara luaran dalam penukar buck 48 V – 12 V pada 1 MHz (garisan pepejal) dan 2.5 MHz (garis putus-putus) . "X" hitam adalah yang terbaik dilaporkan mosfet prestasi pada 1 MHz.
Ringkasan
Susun atur litar yang cekap akan meminimumkan kawasan PCB, mengurangkan pembuangan daya yang boros kerana kelajuan beralih yang lebih perlahan yang dibatasi oleh induktansi parasit, dan meningkatkan kebolehpercayaan sistem kerana penurunan voltan yang berlebihan. Parasit susun atur yang penting semasa menggunakan transistor GaN telah dibincangkan; iaitu induktansi sumber biasa, induktansi gelung frekuensi tinggi, dan induktansi gelung gerbang.
Beberapa kaedah untuk meminimumkan prestasi menghalang parasit ini telah dikaji semula, bermula dengan transistor tunggal yang paling asas melalui IC peringkat kuasa GaN monolitik yang lengkap. Dalam artikel akan datang, teknik susun atur yang dibincangkan dalam artikel ini akan dibina untuk menunjukkan reka bentuk sistem pengurusan haba yang optimum dan cara mencipta sistem EMI rendah, semuanya dengan transistor dan IC GaN skala cip moden.