I transistor al nitruro di gallio (GaN) vengono prodotti in serie da oltre 10 anni. Nei primi anni di disponibilità, la rapida velocità di commutazione dei nuovi dispositivi - fino a 10 volte più veloce del venerabile Si MOSFET - è stata la ragione principale per cui i progettisti hanno utilizzato i FET GaN.
Introduzione
Poiché il prezzo dei dispositivi GaN si è normalizzato con l'estensione mosfet, insieme all'espansione di una vasta gamma di dispositivi con differenti voltaggio classificazioni e capacità di gestione della potenza, un'accettazione molto più ampia è stata realizzata in applicazioni tradizionali come convertitori DC-DC per computer, azionamenti per robot e biciclette e scooter per la mobilità elettrica. L'esperienza acquisita dai primi utenti ha aperto la strada ai nuovi entranti nel mondo GaN che entrano in produzione più velocemente.
Questo articolo è il primo di una serie di articoli che trattano tre argomenti che possono aiutare i progettisti di sistemi di alimentazione a ottenere il massimo dai loro progetti basati su GaN al minor costo. I tre argomenti sono: (1) considerazioni sul layout; (2) progettazione termica per la massima gestione della potenza; e, (3) tecniche di riduzione delle EMI al minor costo.
Induttanza parassita dovuta all'elevata velocità di commutazione del GaN
L'uso di GaN a frequenze più elevate rispetto alla potenza di invecchiamento mosfet è in grado di mettere in luce gli effetti degradanti dell'induttanza parassita in una conversione di potenza circuito [1]. Questa induttanza impedisce di sfruttare appieno i vantaggi delle capacità di commutazione extraveloce del GaN con una generazione EMI ridotta. Per una configurazione a mezzo ponte, utilizzata in circa l'80% dei convertitori di potenza, le due principali fonti di induttanza parassita sono; (1) il circuito di alimentazione ad alta frequenza formato dai due dispositivi di commutazione di potenza insieme al bus ad alta frequenza condensatore e (2) l'anello di comando del gate formato dal driver del gate, dal dispositivo di alimentazione e dal condensatore di comando del gate ad alta frequenza. L'induttanza di sorgente comune (CSI) è definita dalla parte dell'induttanza del circuito che è comune sia al circuito di gate che al circuito di alimentazione. È indicato dalle frecce nella Figura 1.
Figura 1: Schema di uno stadio di potenza a mezzo ponte che mostra i circuiti di alimentazione e gate drive con induttanza di sorgente comune mostrata in cerchi tratteggiati
Riduzione al minimo dell'induttanza parassitaria
La riduzione al minimo di tutte le induttanze parassite è fondamentale quando si considera la disposizione dei dispositivi di potenza ad alta velocità. Non è possibile ridurre tutto componenti di induttanza allo stesso modo, e quindi, devono essere indirizzati in ordine di importanza, a partire dall'induttanza della sorgente comune, quindi dall'induttanza del circuito di alimentazione e, infine, dall'induttanza del circuito di gate.
Per alto-voltaggio PQFN (Power Quad Flat senza piombo) mosfet pacchetti, la necessità di un pin source gate-return separato è ben nota ed è implementata anche nelle strutture PQFN GaN ad alta tensione [2,3]. Quando questi pin separati sono disponibili, il circuito di comando del gate e il circuito di alimentazione sono separati all'interno del pacchetto ed è necessario prestare la massima attenzione al modo in cui sono collegati esternamente.
La riduzione dell'induttanza della sorgente comune avviene a scapito dell'induttanza della sorgente esterna, spinta al di fuori del loop di gate. Questa induttanza esterna può portare a un maggiore rimbalzo verso il suolo a causa della maggiore velocità del dispositivo una volta rimossa l'induttanza della sorgente comune [4].
I transistor GaN in modalità avanzata sono disponibili in un pacchetto WLCSP (Wafer Level Chip-Scale Package) con terminali in formato LGA (Land Grid Array) o Ball Grid Array (BGA). Alcuni di questi dispositivi non offrono un pin di sorgente gate-return separato, ma piuttosto un numero di connessioni a induttanza molto bassa, come mostrato nella Figura 2. L'induttanza totale del pacchetto di questi pacchetti è spesso inferiore a 100 pH. Ciò riduce notevolmente tutti i componenti dell'induttanza e quindi riduce tutti i problemi relativi all'induttanza. Questi pacchetti LGA e BGA possono essere trattati allo stesso modo di quelli dotati di un pin o di una barra di ritorno del gate dedicato, assegnando i pad di sorgente più vicini al gate in modo che fungano da punto di connessione "a stella" sia per il loop di gate che per il loop di alimentazione. La disposizione del gate e degli anelli di potenza vengono quindi separati facendo in modo che le correnti fluiscano in direzioni opposte o ortogonali come mostrato nella Figura 2.
Figura 2: transistor GaN nei formati LGA (a) e BGA (b) che mostrano la direzione del flusso di corrente del dispositivo che riduce al minimo l'induttanza della sorgente comune
Riducendo al minimo l'induttanza dei singoli elementi che compongono il loop (ad es. Condensatore ESL, induttanza del conduttore del dispositivo e pcb induttanza di interconnessione) è importante, i progettisti devono anche concentrarsi sulla riduzione al minimo dell'induttanza totale del circuito. Poiché l'induttanza del loop è determinata dall'energia magnetica immagazzinata all'interno, è possibile ridurre ulteriormente l'induttanza complessiva del loop utilizzando l'accoppiamento tra conduttori adiacenti per indurre l'autoannullamento del campo magnetico.
Interleaving i terminali di drain e source su un lato del dispositivo, viene generato un numero di piccoli anelli con correnti opposte che diminuiranno l'induttanza complessiva attraverso l'auto-annullamento del campo magnetico. Questo non è vero solo per le tracce PCB mostrate nella Figura 3 (a), ma anche per le connessioni di saldatura verticali e le vie di connessione tra strati mostrate nella Figura 3 (b). Con la formazione di più piccoli anelli di annullamento del campo magnetico, l'energia magnetica totale, e quindi l'induttanza, è significativamente ridotta [5].
Figura 3: transistor LGA GaN montato su un PCB che mostra il flusso di corrente alternata (a) vista dall'alto (b) vista laterale
È possibile un'ulteriore riduzione dell'induttanza del circuito parziale facendo uscire sia la corrente di drain che quella di source su entrambi i lati del dispositivo dalla linea centrale e duplicando l'effetto di cancellazione del campo magnetico. Questo funziona riducendo la corrente in ciascun conduttore, riducendo così ulteriormente l'energia immagazzinata, e il percorso di corrente più breve produce un'induttanza inferiore.
Design convenzionali di loop di potenza
Per vedere come la minimizzazione dell'induttanza del loop di potenza può essere realizzata in un layout reale, vengono presentati due approcci convenzionali ai loop di potenza per il confronto. Questi due approcci saranno chiamati rispettivamente "laterale" e "verticale".
Design ad anello di alimentazione laterale
La disposizione laterale posiziona i condensatori e i dispositivi di ingresso sullo stesso lato del PCB in stretta vicinanza per ridurre al minimo l'area del circuito di alimentazione ad alta frequenza. Il loop ad alta frequenza per questo progetto è contenuto sullo stesso lato del PCB ed è considerato un loop di potenza laterale, poiché scorre lateralmente su un singolo strato del PCB. Un esempio del layout laterale che utilizza un transistor LGA è mostrato nella Figura 4. Il circuito ad alta frequenza è evidenziato in questa figura.
Figura 4: Circuito di alimentazione laterale convenzionale per transistor LGA GaN convertitore: (a) vista dall'alto (b) vista laterale
Sebbene la riduzione al minimo delle dimensioni fisiche del circuito sia importante per ridurre l'induttanza parassita, anche la progettazione degli strati interni è fondamentale. Per il design del circuito di alimentazione laterale, il primo strato interno funge da "strato di schermatura". Questo strato svolge un ruolo fondamentale nella schermatura dei circuiti interni dai campi generati dal loop di potenza ad alta frequenza. Il circuito di alimentazione genera un campo magnetico che induce una corrente nello strato di schermatura che scorre nella direzione opposta al circuito di alimentazione. La corrente nello strato di schermatura genera un campo magnetico per contrastare il campo magnetico del circuito di alimentazione originale. Il risultato finale è una cancellazione dei campi magnetici che si traduce in una riduzione dell'induttanza parassita del circuito di alimentazione.
Avere un piano di schermatura completo in prossimità del circuito di alimentazione produce l'induttanza del circuito di alimentazione più basso per il layout laterale. Questo approccio è fortemente dipendente dalla distanza dal circuito di alimentazione allo strato di schermatura contenuto nel primo strato interno [6]. Finché i due strati superiori sono molto vicini, l'induttanza del loop ad alta frequenza mostra poca dipendenza dallo spessore totale della scheda.
Design ad anello di alimentazione verticale
Il secondo layout convenzionale, illustrato nella Figura 5, posiziona l'input Condensatori e transistor sui lati opposti del PCB, con i condensatori posizionati direttamente sotto i dispositivi per ridurre al minimo le dimensioni del circuito fisico. Questo è chiamato loop di alimentazione verticale perché il loop è collegato verticalmente attraverso il PCB tramite via. Il design del transistor LGA della Figura 5 ha evidenziato il circuito di alimentazione verticale.
Figura 5: Circuito di alimentazione verticale convenzionale per convertitore basato su transistor LGA: (a) vista dall'alto (b) vista dal basso (c) vista laterale
Per questo design, non esiste uno strato di schermatura a causa della sua struttura verticale. Il circuito di alimentazione verticale utilizza un metodo di annullamento automatico del campo magnetico (con correnti che fluiscono in direzioni opposte) per ridurre l'induttanza, in contrasto con l'uso di un piano di schermatura.
Per il layout PCB, lo spessore della scheda è generalmente molto più sottile della lunghezza orizzontale delle tracce sui lati superiore e inferiore della scheda. Man mano che lo spessore del pannello diminuisce, l'area del loop si restringe in modo significativo rispetto al loop di alimentazione laterale e la corrente che scorre in direzioni opposte sugli strati superiore e inferiore inizia a fornire l'auto-cancellazione del campo magnetico. Affinché un circuito di alimentazione verticale sia più efficace, lo spessore della scheda deve essere ridotto al minimo.
Ottimizzazione del Power Loop
Una tecnica di layout migliorata che offre i vantaggi di dimensioni ridotte del loop, ha l'autoannullamento del campo magnetico, ha un'induttanza che è indipendente dallo spessore della scheda, è un design PCB con un solo lato e produce alta efficienza per una struttura multistrato, è mostrato nella Figura 6. Il progetto utilizza il primo strato interno, mostrato nella Figura 6 (b), come percorso di ritorno del circuito di alimentazione. Questo percorso di ritorno si trova direttamente sotto il circuito di alimentazione dello strato superiore, come mostrato nella Figura 6 (a). Questo posizionamento consente di ottenere la più piccola area del loop fisico combinata con l'autoannullamento del campo magnetico. La vista laterale, mostrata nella Figura 6 (c), illustra il concetto di creazione di un anello di auto-annullamento del campo magnetico a basso profilo in una struttura PCB multistrato.
Figura 6: Anello di potenza ottimale per convertitore basato su transistor LGA: (a) vista dall'alto (b) vista dall'alto dello strato interno 1 (c) vista laterale
Questo layout migliorato posiziona l'input Condensatori in prossimità del dispositivo superiore, con i terminali della tensione di ingresso positiva posizionati accanto alle connessioni di drain del transistor superiore. I dispositivi GaN si trovano nella disposizione come nei casi del circuito di alimentazione laterale e verticale. Il nodo dell'induttore interfogliato e i collegamenti di terra sono duplicati sul lato inferiore del transistor del raddrizzatore sincrono.
Questi via interlacciati offrono tre vantaggi: • L'interlacciamento dei via con la corrente che scorre in direzione opposta riduce l'accumulo di energia magnetica e aiuta a generare la cancellazione del campo magnetico. Ciò si traduce in effetti vorticosi e di prossimità ridotti, riducendo così le perdite di conduzione CA. • I passaggi situati sotto il transistor inferiore riducono la resistenza e le relative perdite di conduzione durante il periodo di ruota libera del transistor. • I via riducono la resistenza alla diffusione termica, aumentando così l'efficienza e la gestione della potenza.
Le caratteristiche del design convenzionale e ottimale vengono confrontate nella Tabella 1. Loop laterale Loop verticale Loop ottimale Capacità PCB su un lato Sì No Sì Autocancellazione del campo magnetico No Sì Sì Induttanza indipendente dallo spessore della scheda Sì No Sì Strato di schermatura richiesto Sì No No Tabella 1: Caratteristiche dei progetti di circuiti di alimentazione convenzionali e ottimali.
Impatto dell'integrazione sui parassiti
Per ridurre ulteriormente l'induttanza parassita dei progetti basati su transistor GaN, sono disponibili circuiti integrati monolitici dello stadio di potenza GaN [7]. Nella Figura 7 sono mostrati un diagramma a blocchi e una foto del chip reale di un circuito integrato GaN monolitico dello stadio di potenza. L'efficienza misurata sperimentalmente di questo circuito integrato monolitico, mostrato nella Figura 8, viene confrontata con un circuito discreto che utilizza transistor eGaN® con la stessa resistenza on e pilotato da un uPI Semiconduttore uP1966 Circuito integrato del driver a semiponte Si [7] in un layout ottimale. I vantaggi delle induttanze ridotte del loop di potenza e del gate nel circuito integrato GaN diventano evidenti poiché il guadagno di efficienza complessivo derivante dall'integrazione è significativo a 1 MHz in un convertitore buck standard.
Figura 7: diagramma a blocchi per lo stadio di potenza monolitico (a) e foto del chip (b)
Figura 8: Confronto dell'efficienza tra lo stadio di potenza GaN monolitico (verde) e la soluzione di transistor GaN discreti equivalenti pilotati esternamente (blu) in un convertitore buck da 48 V – 12 V a 1 MHz (linee continue) e 2.5 MHz (linee tratteggiate) . La “X” nera è quella meglio segnalata mosfet prestazioni a 1 MHz.
Sommario
Un layout efficiente del circuito ridurrà al minimo l'area del PCB, ridurrà la dissipazione di potenza dispendiosa a causa delle velocità di commutazione più lente che sono limitate da induttanze parassite e migliorerà l'affidabilità del sistema grazie alla riduzione del superamento della tensione. Sono stati discussi i parassiti del layout che sono importanti quando si utilizzano transistor GaN; vale a dire l'induttanza di sorgente comune, l'induttanza del circuito di alimentazione ad alta frequenza e l'induttanza del circuito di gate.
Sono stati esaminati diversi metodi per ridurre al minimo questi parassiti che inibiscono le prestazioni, a partire dal singolo transistor più semplice fino a un circuito integrato di potenza GaN monolitico completo. Nei prossimi articoli verranno sviluppate le tecniche di layout discusse in questo articolo per mostrare la progettazione ottimale dei sistemi di gestione termica e come creare sistemi a bassa EMI, il tutto con transistor e circuiti integrati GaN moderni su scala chip.