Bóng bán dẫn Gali nitride (GaN) đã được sản xuất hàng loạt trong hơn 10 năm. Trong vài năm đầu tiên có mặt, tốc độ chuyển đổi nhanh chóng của các thiết bị mới - nhanh hơn gấp 10 lần so với Si đáng kính MOSFE - là lý do chính để các nhà thiết kế sử dụng GaN FETs.
Giới thiệu
Khi giá của các thiết bị GaN được chuẩn hóa với mosfet, cùng với việc mở rộng nhiều loại thiết bị với các Vôn xếp hạng và khả năng xử lý điện năng, sự chấp nhận rộng rãi hơn nhiều đã được thực hiện trong các ứng dụng chính như bộ chuyển đổi DC-DC cho máy tính, bộ truyền động động cơ cho rô bốt, xe đạp và xe tay ga điện tử. Kinh nghiệm thu được từ những người dùng đầu tiên đã dẫn đường cho những người tham gia sau này vào thế giới GaN bắt đầu sản xuất nhanh hơn.
Bài viết này là bài đầu tiên trong loạt bài thảo luận về ba chủ đề có thể giúp các nhà thiết kế hệ thống điện đạt được hiệu quả cao nhất từ các thiết kế dựa trên GaN của họ với chi phí thấp nhất. Ba chủ đề là: (1) cân nhắc về bố cục; (2) thiết kế nhiệt để xử lý công suất tối đa; và, (3) Các kỹ thuật giảm thiểu EMI để có chi phí thấp nhất.
Cảm ứng ký sinh do tốc độ chuyển mạch cao của GaN
Việc sử dụng GaN ở tần số cao hơn công suất lão hóa mosfet có khả năng đã làm nổi bật tác động suy giảm của điện cảm ký sinh trong quá trình chuyển đổi năng lượng mạch [1]. Độ tự cảm này cản trở việc khai thác toàn bộ lợi ích từ khả năng chuyển mạch cực nhanh của GaN với khả năng tạo EMI giảm. Đối với cấu hình nửa cầu, được sử dụng trong khoảng 80% bộ chuyển đổi điện, hai nguồn điện cảm ký sinh chính là; (1) vòng nguồn tần số cao được hình thành bởi hai thiết bị chuyển mạch nguồn cùng với bus tần số cao tụ và (2) vòng điều khiển cổng được hình thành bởi bộ điều khiển cổng, thiết bị nguồn và tụ điện điều khiển cổng tần số cao. Độ tự cảm nguồn chung (CSI) được xác định bởi phần điện cảm vòng lặp chung cho cả vòng lặp cổng và vòng nguồn. Nó được biểu thị bằng các mũi tên trong Hình 1.
Hình 1: Sơ đồ của một tầng nguồn nửa cầu hiển thị các vòng nguồn và ổ cổng với điện cảm nguồn chung được thể hiện trong các vòng tròn có dấu chấm
Giảm thiểu điện cảm ký sinh
Việc giảm thiểu tất cả các điện cảm ký sinh là rất quan trọng khi xem xét việc bố trí các thiết bị điện tốc độ cao. Không thể giảm tất cả các thành phần của điện cảm như nhau, và do đó, chúng phải được giải quyết theo thứ tự quan trọng, bắt đầu với điện cảm nguồn chung, sau đó là điện cảm vòng nguồn và cuối cùng là điện cảm vòng cổng.
Đối với cao-Vôn PQFN (Power Quad Flat Không chì) mosfet các gói, nhu cầu về một chân nguồn quay trở lại cổng riêng biệt đã được biết đến và cũng được triển khai trong các cấu trúc GaN PQFN điện áp cao [2,3]. Khi có sẵn các chân riêng biệt này, vòng truyền động cổng và vòng nguồn được tách riêng trong gói và phải hết sức cẩn thận trong cách chúng được kết nối bên ngoài.
Việc giảm điện cảm nguồn chung đến với chi phí của điện cảm nguồn bên ngoài, được đẩy ra bên ngoài vòng cổng. Điện cảm bên ngoài này có thể dẫn đến độ nảy mặt đất tăng lên do tốc độ của thiết bị được cải thiện sau khi loại bỏ điện cảm nguồn chung [4].
Các bóng bán dẫn GaN ở chế độ nâng cao có sẵn trong Gói quy mô chip cấp độ Wafer (WLCSP) với các thiết bị đầu cuối ở định dạng Land Grid Array (LGA) hoặc Ball Grid Array (BGA). Một số thiết bị này không cung cấp chân nguồn cổng trở lại riêng biệt mà thay vào đó là một số kết nối điện cảm rất thấp như trong Hình 2. Tổng điện cảm của các gói này thường nhỏ hơn 100 pH. Điều này làm giảm đáng kể tất cả các thành phần của điện cảm, và do đó làm giảm tất cả các vấn đề liên quan đến điện cảm. Các gói LGA và BGA này có thể được xử lý theo cách tương tự như các gói được cung cấp chân hoặc thanh trở lại cổng chuyên dụng bằng cách phân bổ các tấm đệm nguồn gần cổng nhất để hoạt động như điểm kết nối “sao” cho cả vòng lặp cổng và vòng lặp nguồn. Cách bố trí của cổng và các vòng nguồn sau đó được tách biệt bằng cách cho các dòng điện chạy theo hướng ngược nhau hoặc trực giao như thể hiện trong Hình 2.
Hình 2: Các bóng bán dẫn GaN ở định dạng LGA (a) và BGA (b) hiển thị hướng của dòng điện thiết bị giúp giảm thiểu điện cảm nguồn chung
Trong khi giảm thiểu độ tự cảm của các phần tử riêng lẻ tạo nên vòng lặp (tức là tụ điện ESL, điện cảm dây dẫn của thiết bị và pcb interconnect inductance) là quan trọng, các nhà thiết kế cũng phải tập trung vào việc giảm thiểu tổng điện cảm vòng lặp. Vì độ tự cảm của vòng dây được xác định bởi năng lượng từ trường được lưu trữ bên trong, nên có thể giảm thiểu hơn nữa độ tự cảm của vòng dây tổng thể bằng cách sử dụng khớp nối giữa các dây dẫn liền kề để tạo ra từ trường tự hủy bỏ.
Bằng cách xen kẽ các đầu nối cống và nguồn trên một mặt của thiết bị, một số vòng dây nhỏ có dòng điện ngược nhau được tạo ra sẽ làm giảm độ tự cảm tổng thể thông qua quá trình tự hủy từ trường. Điều này không chỉ đúng đối với các vết PCB được thể hiện trong Hình 3 (a), mà còn đối với các kết nối hàn dọc và vias kết nối giữa các lớp được thể hiện trong Hình 3 (b). Với nhiều vòng loại bỏ từ trường nhỏ được hình thành, tổng năng lượng từ trường, và do đó điện cảm, giảm đáng kể [5].
Hình 3: Transitor LGA GaN được gắn trên PCB hiển thị dòng điện xoay chiều (a) nhìn từ trên xuống (b) nhìn từ bên
Có thể giảm thêm điện cảm một phần của vòng lặp bằng cách đưa cả dòng thoát và dòng nguồn ra cả hai mặt của thiết bị từ đường tâm và nhân đôi hiệu ứng loại bỏ từ trường. Điều này hoạt động bằng cách giảm dòng điện trong mỗi dây dẫn, do đó làm giảm thêm năng lượng được lưu trữ và đường dẫn dòng điện ngắn hơn tạo ra độ tự cảm thấp hơn.
Thiết kế vòng nguồn thông thường
Để xem cách giảm thiểu điện cảm vòng công suất có thể được thực hiện như thế nào trong một bố trí thực tế, hai cách tiếp cận thông thường đối với vòng công suất được trình bày để so sánh. Hai cách tiếp cận này sẽ lần lượt được gọi là “bên” và “dọc”.
Thiết kế vòng nguồn bên
Bố cục bên đặt các Tụ điện đầu vào và các thiết bị trên cùng một phía của PCB ở gần nhau để giảm thiểu diện tích của vòng nguồn tần số cao. Vòng lặp tần số cao cho thiết kế này được đặt trên cùng một mặt của PCB và được coi là vòng nguồn bên, vì vòng nguồn chạy ngang trên một lớp PCB duy nhất. Một ví dụ về cách bố trí bên sử dụng thiết kế Transitor LGA được hiển thị trong Hình 4. Vòng lặp tần số cao được làm nổi bật trong hình này.
Hình 4: Vòng nguồn bên thông thường cho bóng bán dẫn LGA GaN chuyển đổi: (a) nhìn từ trên xuống (b) nhìn từ bên
Trong khi việc giảm thiểu kích thước vật lý của vòng lặp là quan trọng để giảm độ tự cảm ký sinh, thiết kế của các lớp bên trong cũng rất quan trọng. Đối với thiết kế vòng nguồn bên, lớp bên trong đầu tiên đóng vai trò như một "lớp lá chắn". Lớp này đóng một vai trò quan trọng trong việc bảo vệ các mạch bên trong khỏi các trường được tạo ra bởi vòng nguồn tần số cao. Vòng nguồn tạo ra một từ trường gây ra dòng điện trong lớp lá chắn chạy ngược chiều với vòng dây. Dòng điện trong lớp lá chắn tạo ra từ trường để chống lại từ trường của vòng nguồn ban đầu. Kết quả cuối cùng là sự hủy bỏ từ trường dẫn đến sự giảm độ tự cảm của vòng lặp điện ký sinh.
Có một mặt phẳng lá chắn hoàn chỉnh gần với vòng nguồn sẽ mang lại điện cảm vòng nguồn thấp nhất cho cách bố trí bên. Cách tiếp cận này phụ thuộc nhiều vào khoảng cách từ vòng nguồn đến lớp lá chắn nằm trong lớp bên trong đầu tiên [6]. Miễn là hai lớp trên cùng ở gần nhau, độ tự cảm của vòng lặp tần số cao cho thấy ít phụ thuộc vào tổng độ dày của bảng.
Thiết kế vòng lặp điện dọc
Cách bố trí thông thường thứ hai, như trong Hình 5, đặt đầu vào Tụ và các bóng bán dẫn ở các phía đối diện của PCB, với các Tụ điện được đặt ngay bên dưới các thiết bị để giảm thiểu kích thước vòng lặp vật lý. Đây được gọi là vòng nguồn dọc vì vòng lặp được kết nối theo chiều dọc thông qua PCB bằng vias. Thiết kế Transitor LGA trong Hình 5 có vòng nguồn dọc được làm nổi bật.
Hình 5: Vòng nguồn dọc thông thường cho bộ chuyển đổi dựa trên Transitor LGA: (a) nhìn từ trên xuống (b) nhìn từ dưới lên (c) nhìn từ bên
Đối với thiết kế này, không có lớp lá chắn do cấu trúc thẳng đứng của nó. Vòng nguồn thẳng đứng sử dụng phương pháp tự hủy từ trường (với dòng điện chạy ngược chiều nhau) để giảm độ tự cảm, trái ngược với việc sử dụng mặt phẳng che chắn.
Đối với cách bố trí PCB, độ dày của bảng nói chung mỏng hơn nhiều so với chiều dài theo chiều ngang của các dấu vết ở mặt trên và mặt dưới của bảng. Khi độ dày của bảng giảm, diện tích của vòng lặp thu hẹp đáng kể so với vòng công suất bên và dòng điện chạy theo các hướng ngược nhau trên các lớp trên cùng và dưới cùng bắt đầu cung cấp khả năng tự hủy từ trường. Để vòng nguồn theo chiều dọc có hiệu quả nhất, độ dày của bảng phải được giảm thiểu.
Tối ưu hóa Power Loop
Một kỹ thuật bố trí được cải tiến mang lại lợi ích của việc giảm kích thước vòng lặp, có tính năng tự hủy từ trường, có điện cảm độc lập với độ dày của bảng, là thiết kế PCB thành phần một mặt và mang lại hiệu quả cao cho cấu trúc nhiều lớp, là được hiển thị trong Hình 6. Thiết kế sử dụng lớp bên trong đầu tiên, được hiển thị trong Hình 6 (b), làm đường trở lại vòng lặp nguồn. Đường dẫn trở lại này nằm ngay bên dưới vòng lặp nguồn của lớp trên cùng, như trong Hình 6 (a). Định vị này đạt được diện tích vòng lặp vật lý nhỏ nhất kết hợp với khả năng tự hủy từ trường. Hình bên, thể hiện trong Hình 6 (c), minh họa khái niệm tạo vòng tự ngắt từ trường cấu hình thấp trong cấu trúc PCB nhiều lớp.
Hình 6: Vòng nguồn tối ưu cho bộ chuyển đổi dựa trên Transitor LGA: (a) nhìn từ trên xuống (b) nhìn từ trên xuống của lớp bên trong 1 (c) nhìn từ bên
Bố cục cải tiến này đặt đầu vào Tụ ở gần thiết bị trên cùng, với các cực điện áp đầu vào dương nằm bên cạnh các kết nối cống của Transistor trên cùng. Các thiết bị GaN được bố trí theo cách sắp xếp như trong trường hợp vòng nguồn ngang và dọc. Nút cuộn cảm xen kẽ và các via nối đất được nhân đôi ở mặt dưới của Transistor chỉnh lưu đồng bộ.
Các via xen kẽ này mang lại ba ưu điểm: • Việc xen kẽ các via với dòng điện chạy ngược chiều làm giảm việc lưu trữ năng lượng từ trường và giúp tạo ra sự triệt tiêu từ trường. Điều này dẫn đến giảm hiệu ứng xoáy và lân cận, do đó làm giảm tổn thất dẫn truyền AC. • Các vias nằm bên dưới Transistor phía dưới giúp giảm điện trở và tổn thất dẫn điện đi kèm trong thời gian bóng bán dẫn quay tự do. • Vias làm giảm khả năng cản lan truyền nhiệt, do đó tăng hiệu suất và khả năng xử lý điện năng.
Các đặc điểm của thiết kế thông thường và thiết kế tối ưu được so sánh trong Bảng 1. Vòng lặp bên Vòng dọc Vòng lặp tối ưu Khả năng PCB một mặt Có Không Có Tự hủy bỏ từ trường Không Có Có Độ tự cảm Không phụ thuộc vào độ dày của bảng Có Không Có Lớp bảo vệ bắt buộc Có Không Không Bảng 1: Đặc điểm của thiết kế vòng nguồn thông thường và tối ưu.
Tác động của tích hợp đối với ký sinh trùng
Để giảm hơn nữa độ tự cảm ký sinh của các thiết kế dựa trên bóng bán dẫn GaN, các mạch tích hợp tầng công suất GaN nguyên khối đã có sẵn [7]. Trong Hình 7, sơ đồ khối và ảnh chip thực tế của IC GaN tầng công suất nguyên khối được hiển thị. Hiệu suất đo được bằng thực nghiệm của mạch tích hợp nguyên khối này, như trong Hình 8, được so sánh với mạch rời rạc sử dụng bóng bán dẫn eGaN® có cùng điện trở và được điều khiển bởi uPI Semiconductor IC điều khiển nửa cầu Si uP1966 [7] được bố trí tối ưu. Ưu điểm của việc giảm độ tự cảm của vòng công suất và vòng cổng trong GaN ic trở nên rõ ràng vì mức tăng hiệu suất tổng thể từ việc tích hợp là đáng kể ở mức 1 MHz trong bộ chuyển đổi Buck tiêu chuẩn.
Hình 7: Sơ đồ khối cho tầng nguồn nguyên khối (a) và ảnh chip (b)
Hình 8: So sánh hiệu quả giữa tầng nguồn GaN nguyên khối (màu xanh lá cây) và giải pháp bóng bán dẫn GaN rời rạc tương đương được điều khiển bên ngoài (màu xanh lam) trong bộ chuyển đổi buck 48 V – 12 V ở 1 MHz (đường liền nét) và 2.5 MHz (đường đứt nét). Chữ “X” màu đen được báo cáo tốt nhất mosfet hiệu suất ở 1 MHz.
Tổng kết
Bố trí mạch hiệu quả sẽ giảm thiểu diện tích PCB, giảm tiêu hao điện năng lãng phí do tốc độ chuyển mạch chậm hơn bị giới hạn bởi điện cảm ký sinh và cải thiện độ tin cậy của hệ thống do giảm điện áp quá mức. Bố cục ký sinh quan trọng khi sử dụng bóng bán dẫn GaN đã được thảo luận; cụ thể là điện cảm nguồn chung, điện cảm vòng nguồn tần số cao và điện cảm vòng cổng.
Một số phương pháp để giảm thiểu hiệu suất ức chế ký sinh trùng này đã được xem xét, bắt đầu với bóng bán dẫn đơn cơ bản nhất thông qua một IC tầng công suất GaN nguyên khối hoàn chỉnh. Trong các bài viết tương lai, các kỹ thuật bố trí được thảo luận trong bài viết này sẽ được xây dựng dựa trên thiết kế hệ thống quản lý nhiệt tối ưu và cách tạo hệ thống EMI thấp, tất cả đều sử dụng bóng bán dẫn và IC GaN quy mô chip hiện đại.