Les transistors en nitrure de gallium (GaN) sont en production de masse depuis plus de 10 ans. Au cours de leurs premières années de disponibilité, la vitesse de commutation rapide des nouveaux appareils - jusqu'à 10 fois plus rapide que le vénérable Si MOSFET - était la principale raison pour laquelle les concepteurs ont utilisé des FET GaN.
Introduction
À mesure que la tarification des appareils GaN se normalisait avec le mosfet, couplé à l'expansion d'une large gamme d'appareils avec différents Tension les capacités nominales et de gestion de la puissance, une acceptation beaucoup plus large a été réalisée dans les applications grand public telles que les convertisseurs DC-DC pour les ordinateurs, les entraînements de moteur pour les robots et les vélos et scooters électriques. L'expérience acquise par les premiers utilisateurs a ouvert la voie à des nouveaux venus dans le monde du GaN pour entrer plus rapidement en production.
Cet article est le premier d'une série d'articles traitant de trois sujets pouvant aider les concepteurs de systèmes d'alimentation à tirer le meilleur parti de leurs conceptions basées sur GaN au moindre coût. Les trois sujets sont: (1) les considérations de mise en page; (2) conception thermique pour une puissance maximale; et (3) des techniques de réduction des EMI pour un coût le plus bas.
Inductance parasite due à la vitesse de commutation élevée du GaN
L'utilisation de GaN à des fréquences plus élevées que la puissance de vieillissement mosfet est capable a mis en lumière les effets dégradants de l'inductance parasite dans une conversion de puissance circuit [1]. Cette inductance empêche de tirer pleinement parti des capacités de commutation extra-rapides du GaN avec une génération EMI réduite. Pour une configuration en demi-pont, utilisée dans environ 80 % des convertisseurs de puissance, les deux principales sources d'inductance parasite sont : (1) la boucle de puissance haute fréquence formée par les deux dispositifs de commutation de puissance avec le bus haute fréquence condensateur et (2) la boucle de commande de grille formée par le pilote de grille, le dispositif d'alimentation et le condensateur de commande de grille haute fréquence. L'inductance de source commune (CSI) est définie par la partie de l'inductance de boucle qui est commune à la boucle de grille et à la boucle de puissance. Il est indiqué par les flèches sur la figure 1.
Figure 1: Schéma d'un étage de puissance en demi-pont montrant les boucles de puissance et de commande de grille avec une inductance de source commune représentée dans des cercles en pointillés
Minimiser l'inductance parasite
La minimisation de toutes les inductances parasites est vitale lorsque l'on considère la disposition des dispositifs de puissance à grande vitesse. Il n'est pas possible de réduire tous composants électriques d'inductance également, et par conséquent, ils doivent être traités par ordre d'importance, en commençant par l'inductance de source commune, puis l'inductance de la boucle de puissance et, enfin, l'inductance de la boucle de grille.
Pour haute-Tension PQFN (Power Quad Flat sans plomb) mosfet Dans les boîtiers, la nécessité d'une broche source de retour de grille séparée est bien connue et est également implémentée dans les structures GaN PQFN haute tension [2,3]. Lorsque ces broches séparées sont disponibles, la boucle de commande de grille et la boucle de puissance sont séparées à l'intérieur du boîtier et il faut faire extrêmement attention à la façon dont elles sont connectées à l'extérieur.
La réduction de l'inductance de la source commune se fait au détriment de l'inductance de la source externe, poussée à l'extérieur de la boucle de grille. Cette inductance externe peut conduire à une augmentation du rebond de masse en raison de la vitesse améliorée de l'appareil une fois que l'inductance de la source commune est supprimée [4].
Les transistors GaN en mode amélioration sont disponibles dans un Wafer Level Chip-Scale Package (WLCSP) avec des terminaux au format Land Grid Array (LGA) ou Ball Grid Array (BGA). Certains de ces dispositifs n'offrent pas de broche source de retour grille séparée, mais plutôt un certain nombre de connexions à très faible inductance, comme le montre la figure 2. L'inductance totale du boîtier de ces boîtiers est souvent inférieure à 100 pH. Cela réduit considérablement tous les composants de l'inductance, et réduit ainsi tous les problèmes liés à l'inductance. Ces boîtiers LGA et BGA peuvent être traités de la même manière que ceux pourvus d'une broche ou d'une barre de retour de grille dédiée en allouant les plots source les plus proches de la porte pour agir comme le point de connexion «étoile» à la fois pour la boucle de porte et la boucle de puissance. La disposition de la porte et des boucles de puissance sont ensuite séparées en faisant circuler les courants dans des directions opposées ou orthogonales, comme illustré sur la figure 2.
Figure 2: Transistors GaN aux formats LGA (a) et BGA (b) montrant la direction du flux de courant du dispositif qui minimise l'inductance de source commune
Tout en minimisant l'inductance des éléments individuels qui composent la boucle (c.-à-d. Condensateur ESL, inductance du fil de l'appareil et pcb inductance d'interconnexion) est importante, les concepteurs doivent également se concentrer sur la minimisation de l'inductance totale de la boucle. Comme l'inductance de la boucle est déterminée par l'énergie magnétique qui est stockée à l'intérieur, il est possible de minimiser davantage l'inductance globale de la boucle en utilisant le couplage entre des conducteurs adjacents pour induire une auto-annulation du champ magnétique.
En imbriquant les bornes de drain et de source sur un côté du dispositif, un certain nombre de petites boucles avec des courants opposés sont générées qui réduiront l'inductance globale grâce à l'auto-annulation du champ magnétique. Ceci n'est pas seulement vrai pour les traces de PCB représentées sur la figure 3 (a), mais également pour les connexions de soudure verticales et les vias de connexion intercouche représentés sur la figure 3 (b). Avec plusieurs petites boucles d'annulation de champ magnétique formées, l'énergie magnétique totale, et donc l'inductance, est considérablement réduite [5].
Figure 3 : Transistor LGA GaN monté sur un PCB montrant le flux de courant alternatif (a) vue de dessus (b) vue latérale
Une réduction supplémentaire de l'inductance de boucle partielle est possible en faisant sortir à la fois les courants de drain et de source des deux côtés du dispositif à partir de la ligne médiane et en dupliquant l'effet d'annulation de champ magnétique. Cela fonctionne en réduisant le courant dans chaque conducteur, réduisant ainsi davantage l'énergie stockée, et le trajet de courant plus court donne une inductance plus faible.
Conceptions conventionnelles de boucle de puissance
Pour voir comment la minimisation de l'inductance de la boucle de puissance peut être réalisée dans une configuration réelle, deux approches conventionnelles des boucles de puissance sont présentées à des fins de comparaison. Ces deux approches seront appelées respectivement «latérale» et «verticale».
Conception de boucle d'alimentation latérale
La disposition latérale place les condensateurs et les dispositifs d'entrée du même côté du PCB, à proximité immédiate pour minimiser la zone de la boucle de puissance haute fréquence. La boucle haute fréquence de cette conception est contenue du même côté du PCB et est considérée comme une boucle de puissance latérale, car la boucle de puissance circule latéralement sur une seule couche de PCB. Un exemple de disposition latérale utilisant une conception de transistor LGA est présenté dans la figure 4. La boucle haute fréquence est mise en évidence dans cette figure.
Figure 4 : Boucle de puissance latérale conventionnelle pour les transistors LGA GaN convertisseur: (a) vue de dessus (b) vue de côté
S'il est important de minimiser la taille physique de la boucle pour réduire l'inductance parasite, la conception des couches internes est également essentielle. Pour la conception de la boucle de puissance latérale, la première couche intérieure sert de «couche de protection». Cette couche joue un rôle critique dans le blindage des circuits internes des champs générés par la boucle de puissance haute fréquence. La boucle de puissance génère un champ magnétique qui induit un courant dans la couche de blindage qui circule dans la direction opposée à la boucle de puissance. Le courant dans la couche de blindage génère un champ magnétique pour contrecarrer le champ magnétique de la boucle de puissance d'origine. Le résultat final est une annulation des champs magnétiques qui se traduit par une réduction de l'inductance parasite de la boucle de puissance.
Le fait d'avoir un plan de blindage complet à proximité immédiate de la boucle de puissance produit l'inductance de boucle de puissance la plus faible pour la disposition latérale. Cette approche dépend fortement de la distance entre la boucle de puissance et la couche de blindage contenue dans la première couche interne [6]. Tant que les deux couches supérieures sont à proximité étroite, l'inductance de boucle haute fréquence montre peu de dépendance sur l'épaisseur totale de la carte.
Conception de boucle d'alimentation verticale
La deuxième disposition conventionnelle, illustrée à la figure 5, place l'entrée Condensateurs et des transistors sur les côtés opposés du PCB, les condensateurs étant situés directement sous les dispositifs pour minimiser la taille de la boucle physique. C'est ce qu'on appelle une boucle de puissance verticale car la boucle est connectée verticalement à travers le PCB à l'aide de vias. La conception du transistor LGA de la figure 5 met en évidence la boucle de puissance verticale.
Figure 5 : Boucle de puissance verticale conventionnelle pour convertisseur à transistor LGA : (a) vue de dessus (b) vue de dessous (c) vue latérale
Pour cette conception, il n'y a pas de couche de protection en raison de sa structure verticale. La boucle de puissance verticale utilise une méthode d'auto-annulation de champ magnétique (avec des courants circulant dans des directions opposées) pour réduire l'inductance, par opposition à l'utilisation d'un plan de blindage.
Pour la disposition du PCB, l'épaisseur de la carte est généralement beaucoup plus mince que la longueur horizontale des traces sur les côtés supérieur et inférieur de la carte. Lorsque l'épaisseur de la carte diminue, la zone de la boucle se rétrécit considérablement par rapport à la boucle de puissance latérale, et le courant circulant dans des directions opposées sur les couches supérieure et inférieure commence à fournir une auto-annulation du champ magnétique. Pour qu'une boucle d'alimentation verticale soit la plus efficace, l'épaisseur du panneau doit être minimisée.
Optimiser la Power Loop
Une technique de mise en page améliorée qui offre les avantages d'une taille de boucle réduite, a une auto-annulation du champ magnétique, a une inductance qui est indépendante de l'épaisseur de la carte, est une conception de circuit imprimé à un seul côté et donne un rendement élevé pour une structure multicouche, est représenté sur la figure 6. La conception utilise la première couche interne, représentée sur la figure 6 (b), comme chemin de retour de la boucle de puissance. Ce chemin de retour est situé directement sous la boucle d'alimentation de la couche supérieure, comme le montre la figure 6 (a). Ce positionnement permet d'obtenir la plus petite zone de boucle physique combinée à une auto-annulation du champ magnétique. La vue latérale, représentée sur la figure 6 (c), illustre le concept de création d'une boucle d'auto-annulation de champ magnétique à profil bas dans une structure PCB multicouche.
Figure 6 : Boucle de puissance optimale pour un convertisseur basé sur un transistor LGA : (a) vue de dessus (b) vue de dessus de la couche interne 1 (c) vue latérale
Cette mise en page améliorée place l'entrée Condensateurs à proximité immédiate de l'appareil supérieur, avec les bornes de tension d'entrée positive situées à côté des connexions de drain du transistor supérieur. Les dispositifs GaN sont situés dans la disposition comme dans les cas de boucle de puissance latérale et verticale. Le nœud d'inductance entrelacé et les vias de terre sont dupliqués sur le côté inférieur du transistor redresseur synchrone.
Ces vias entrelacés offrent trois avantages : • L'entrelacement des vias avec un courant circulant dans des directions opposées réduit le stockage d'énergie magnétique et contribue à générer l'annulation du champ magnétique. Cela entraîne une réduction des effets de Foucault et de proximité, réduisant ainsi les pertes par conduction AC. • Les vias situés sous le transistor inférieur réduisent la résistance et les pertes de conduction qui l'accompagnent pendant la période de roue libre du transistor. • Les vias réduisent la résistance à la propagation thermique, augmentant ainsi l'efficacité et la tenue en puissance.
Les caractéristiques des conceptions conventionnelles et optimales sont comparées dans le tableau 1. Boucle latérale Boucle verticale Boucle optimale Capacité de carte PCB simple face Oui Non Oui Auto-annulation du champ magnétique Non Oui Oui Inductance indépendante de l'épaisseur de la carte Oui Non Oui Couche de blindage requise Oui Non Non Tableau 1 : Caractéristiques des conceptions de boucles de puissance conventionnelles et optimales.
Impact de l'intégration sur les parasites
Pour réduire davantage l'inductance parasite des conceptions basées sur des transistors GaN, des circuits intégrés monolithiques à étage de puissance GaN sont disponibles [7]. Sur la figure 7, un schéma fonctionnel et une photo de puce réelle d'un circuit intégré GaN à étage de puissance monolithique sont présentés. L'efficacité mesurée expérimentalement de ce circuit intégré monolithique, illustré à la figure 8, est comparée à celle d'un circuit discret utilisant des transistors eGaN® avec la même résistance on et piloté par un uPI. Semi-conducteurs IC de pilote demi-pont uP1966 Si [7] dans une disposition optimale. Les avantages des inductances réduites de boucle de puissance et de boucle de grille dans le circuit intégré GaN deviennent évidents car le gain d'efficacité global résultant de l'intégration est significatif à 1 MHz dans un convertisseur abaisseur standard.
Figure 7: Schéma fonctionnel de l'étage de puissance monolithique (a) et de la photo de la puce (b)
Figure 8 : Comparaison de l'efficacité entre l'étage de puissance GaN monolithique (vert) et la solution de transistors GaN discrets équivalents à commande externe (bleu) dans un convertisseur abaisseur 48 V - 12 V à 1 MHz (lignes pleines) et 2.5 MHz (lignes pointillées) . Le "X" noir est le mieux rapporté mosfet performances à 1 MHz.
Résumé
Une disposition de circuit efficace minimisera la surface du circuit imprimé, réduira la dissipation de puissance inutile due à des vitesses de commutation plus lentes qui sont limitées par des inductances parasites, et améliorera la fiabilité du système en raison d'un dépassement de tension réduit. Les parasites de mise en page qui sont importants lors de l'utilisation de transistors GaN ont été discutés; à savoir l'inductance de source commune, l'inductance de boucle de puissance haute fréquence et l'inductance de boucle de grille.
Plusieurs méthodes visant à minimiser ces parasites inhibant les performances ont été examinées, en commençant par le transistor unique le plus basique jusqu'à un circuit intégré d'étage de puissance GaN monolithique complet. Dans les prochains articles, les techniques de disposition abordées dans cet article seront utilisées pour montrer la conception optimale des systèmes de gestion thermique et comment créer des systèmes à faibles interférences électromagnétiques, le tout avec des transistors et des circuits intégrés GaN modernes à l'échelle d'une puce.