Imperas merilis ISS gratis untuk pengembang RISCV-V CORE-V di ekosistem OpenHW

Perangkat Lunak Imperas, spesialis dalam platform virtual dan simulasi perangkat lunak berkinerja tinggi, telah menyediakan rilis pertama riscvOVPsimCOREV sebagai ISS (Instruction Set Simulator) gratis berdasarkan model referensi IP inti RISC-V prosesor Grup OpenHW.

ISS adalah titik awal yang penting untuk tugas pengembangan perangkat lunak algoritma, aplikasi, dan penulisan alat. riscvOVPsimCOREV dapat dikonfigurasi untuk rangkaian lengkap portofolio IP prosesor OpenHW CORE-V, termasuk CV32E40P yang dibekukan RTL (secara resmi dikenal sebagai PULP RI5CY), CV32E40S dan CV32E40X yang sedang dikembangkan, ditambah CVA6-32 / 64 bit yang akan datang ( secara resmi dikenal sebagai PULP ARIANE), dan akan diperpanjang dari waktu ke waktu untuk mencakup peta jalan CORE-V di masa mendatang.

ISS adalah representasi berbasis perangkat lunak dari prosesor yang dapat digunakan untuk menguji dan mengembangkan perangkat lunak pada mesin PC x86 host standar. Keunggulan utamanya dibandingkan platform pengembangan perangkat keras tradisional adalah fitur kemudahan penggunaan yang membantu pemrogram dengan debug, kontrol, dan visibilitas kode yang berjalan dalam simulasi.

Dengan inti IP prosesor baru, ISS adalah alat penting untuk mendukung pengembangan perangkat lunak sebelum implementasi silikon atau perangkat keras tersedia. Banyak pengembang mengandalkan seperangkat alat yang luas untuk pengembangan perangkat lunak yang dikemas sebagai IDE (Integrated Development Environment). Biasanya, IDE menyertakan utilitas dan teknologi pendukung seperti compiler, debugger, ISS, dan alat produktivitas lainnya.

Untuk mendukung integrasi dengan IDE dan metodologi desain perangkat lunak lainnya seperti platform CI / CD (Continuous Integration and Continuous Deployment), riscvOVPsimCOREV menampilkan konfigurasi dan opsi antarmuka seperti port debug dan pelacakan untuk memungkinkan integrasi yang mudah.

“IP berkualitas tinggi adalah hasil penting yang dapat dibangun oleh orang lain, tetapi pengembang membutuhkan lebih dari sekadar prosesor RTL untuk mendukung implementasi berkualitas tinggi,” kata Arjan Bink, Silicon Laboratories, dan ketua OpenHW Cores Task Group. “Semua perangkat lunak yang disematkan terkait erat dengan inti IP yang akan dijalankannya; dengan demikian, model referensi ISS yang akurat sangat penting untuk semua pengadopsi HW dan SW. riscvOVPsimCOREV adalah titik awal utama untuk mendukung inti OpenHW CORE-V oleh ekosistem. ”

“Sasaran yang menentukan dari grup OpenHW adalah untuk memberikan inti IP sumber terbuka berkualitas tinggi, dengan memanfaatkan metodologi verifikasi terkemuka yang kompatibel dengan aliran desain SoC komersial EDA yang sudah mapan,” kata Rick O'Connor, Presiden & CEO OpenHW Group. “Untuk mendukung portofolio IP kelas dunia kami, kelompok kerja OpenHW memungkinkan adopsi dengan alat dan dukungan perangkat lunak untuk prosesor CORE-V. Kontribusi Imperas dengan ISS gratis yang baru, riscvOVPsimCOREV akan menjadi referensi dasar untuk semua tugas perangkat lunak. ”

riscvOVPsimCOREV adalah model referensi dan simulator (ISS) RISC-V gratis yang menyertakan lisensi freeware berpemilik dari Imperas, yang mencakup penggunaan komersial dan akademis gratis.

Paket simulator juga menyertakan model sumber terbuka lengkap berlisensi di bawah lisensi Apache 2.0, dan tersedia untuk diunduh sekarang.