Imperas משחררת ISS בחינם למפתחי RISCV-V CORE-V במערכת האקולוגית OpenHW

עדכון: 30 במרץ 2021

Imperas משחררת ISS בחינם למפתחי RISCV-V CORE-V במערכת האקולוגית OpenHW

Imperas משחררת ISS בחינם למפתחי RISCV-V CORE-V במערכת האקולוגית OpenHW

תוכנת Imperas, מומחית בפלטפורמות וירטואליות וסימולציית תוכנה עם ביצועים גבוהים, העמידה לרשותם את המהדורה הראשונה של riscvOVPsimCOREV כ- ISS חינם (סימולטור סטים להוראות) בהתבסס על מודלים הייחוסיים של מעבד ה- OpenHW Groups RISC-V.

ISS הוא נקודת המוצא החיונית למשימות פיתוח תוכנה של אלגוריתם, יישום וכתיבת כלים. ניתן להגדיר את riscvOVPsimCOREV לטווח השלם של תיק ה- IP של מעבד OpenHW CORE-V, כולל CV32E40P המוקפאת RTL (הידוע רשמית בשם PULP RI5CY), CV32E40S ו- CV32E40X המפותח בתוספת CVA6-32 / 64 סיביות הקרובים המכונה רשמית PULP ARIANE), ויוארך שעות נוספות כדי לכסות את מפת הדרכים העתידית של CORE-V.

ISS הוא ייצוג מבוסס תוכנה של מעבד שבאמצעותו ניתן לבחון ולפתח תוכנות במחשב PC x86 מארח רגיל. היתרונות העיקריים שלה על פני פלטפורמת פיתוח חומרה מסורתית הם תכונות קלות השימוש המסייעות למתכנת עם ניפוי, בקרה ונראות של קוד הפועל בסימולציה.

עם ליבות IP חדשות של מעבד, ה- ISS הוא כלי חיוני לתמיכה בפיתוח תוכנה לפני יישומי סיליקון או חומרה. מפתחים רבים מסתמכים על מערך כלים רחב לפיתוח תוכנה שנארז כ- IDE (Integrated Development Environment). בדרך כלל, IDE כולל כלי עזר וטכנולוגיות תומכות כגון מהדר, איתור באגים, ISS וכלים פרודוקטיביים אחרים.

כדי לתמוך באינטגרציה עם פלטפורמות IDE ושאר עיצובי תוכנה כגון פלטפורמות CI / CD (אינטגרציה רציפה ופריסה רציפה), riscvOVPsimCOREV כולל אפשרויות תצורה וממשק כגון יציאת איתור באגים ומעקב כדי לאפשר שילוב קל.

"IP באיכות גבוהה הוא מוצר חשוב שאחרים יכולים לבנות עליו, אך מפתחים זקוקים ליותר ממעבד RTL בלבד כדי לתמוך ביישומים באיכות גבוהה", אמר אריאן בינק, מעבדות הסיליקון, ויו"ר קבוצת המשימות OpenHW Cores. "כל התוכנות המשובצות קשורות קשר הדוק לליבת ה- IP עליה היא תפעל; לפיכך, מודל ייחוס מדויק של ISS חיוני לכל המאמצים ב- HW ו- SW. riscvOVPsimCOREV היא נקודת המוצא העיקרית לתמיכה של ליבות OpenHW CORE-V על ידי המערכת האקולוגית. "

"המטרה המגדירה של קבוצת OpenHW היא לספק ליבות IP בעלות קוד פתוח באיכות גבוהה, על ידי שימוש במתודולוגיות האימות המובילות התואמות את תזרימי ה- SoC המסחריים המבוססים על EDA," אמר ריק אוקונור, נשיא ומנכ"ל קבוצת OpenHW. "כדי לתמוך בתיק ה- IP ברמה העולמית שלנו, קבוצות העבודה OpenHW מאפשרות אימוץ עם כלים ותמיכה בתוכנה למעבדי CORE-V. התרומה של Imperas עם ה- ISS החינמי החדש, riscvOVPsimCOREV תהיה התייחסות הבסיס לכל משימות התוכנה. "

riscvOVPsimCOREV הוא מודל וסימולטור התייחסות RISC-V בחינם (ISS) הכולל רישיון תוכנה חופשית קניינית מבית אימפרס, המכסה שימוש מסחרי וחינמי בחינם.

חבילת הסימולטור כוללת גם דגם קוד פתוח שלם המורשה ברישיון Apache 2.0, וזמין להורדה כעת.