Imperas rilascia ISS gratuito per gli sviluppatori RISCV-V CORE-V nell'ecosistema OpenHW

Imperas Software, specialista in piattaforme virtuali e simulazione software ad alte prestazioni, ha reso disponibile la prima release di riscvOVPsimCOREV come ISS (Instruction Set Simulator) gratuito basato sui suoi modelli di riferimento del processore OpenHW Groups core RISC-V IP.

Una ISS è il punto di partenza essenziale per le attività di sviluppo software di scrittura di algoritmi, applicazioni e strumenti. riscvOVPsimCOREV può essere configurato per la gamma completa del portafoglio IP di processori OpenHW CORE-V, compreso il CV32E40P RTL congelato (formalmente noto come PULP RI5CY), il CV32E40S e CV32E40X in fase di sviluppo, oltre al prossimo CVA6-32 / 64 bit ( formalmente noto come PULP ARIANE), e sarà esteso nel tempo per coprire la futura roadmap di CORE-V.

Una ISS è una rappresentazione basata su software di un processore che può essere utilizzata per testare e sviluppare software su una macchina PC x86 host standard. I suoi principali vantaggi rispetto a una piattaforma di sviluppo hardware tradizionale sono le caratteristiche di facilità d'uso che aiutano il programmatore con il debug, il controllo e la visibilità del codice in esecuzione nella simulazione.

Con i nuovi core IP del processore, l'ISS è uno strumento essenziale per supportare lo sviluppo del software prima che siano disponibili implementazioni in silicio o hardware. Molti sviluppatori fanno affidamento su un ampio set di strumenti per lo sviluppo del software che sono confezionati come IDE (Integrated Development Environment). In genere, un IDE include utilità e tecnologie di supporto come compilatore, debugger, ISS e altri strumenti di produttività.

Per supportare l'integrazione con IDE e altre metodologie di progettazione software come le piattaforme CI / CD (Continuous Integration e Continuous Deployment), riscvOVPsimCOREV offre opzioni di configurazione e interfaccia come porta di debug e trace per consentire una facile integrazione.

"L'IP di alta qualità è un prodotto importante su cui altri possono costruire, ma gli sviluppatori hanno bisogno di qualcosa di più del semplice RTL del processore per supportare implementazioni di alta qualità", ha affermato Arjan Bink, Silicon Laboratories e presidente di OpenHW Cores Task Group. “Tutto il software integrato è strettamente correlato al core IP su cui verrà eseguito; quindi, un modello di riferimento ISS accurato è essenziale per tutti gli utenti HW e SW. riscvOVPsimCOREV è il punto di partenza chiave per il supporto dei core OpenHW CORE-V da parte dell'ecosistema. "

"L'obiettivo definitivo del gruppo OpenHW è fornire core IP open source di alta qualità, sfruttando le principali metodologie di verifica compatibili con i flussi di progettazione SoC commerciali EDA consolidati", ha affermato Rick O'Connor, Presidente e CEO di OpenHW Group. “Per supportare il nostro portafoglio IP di livello mondiale, i gruppi di lavoro OpenHW stanno consentendo l'adozione con strumenti e supporto software per i processori CORE-V. Il contributo di Imperas con la nuova ISS gratuita, riscvOVPsimCOREV, sarà il riferimento fondamentale per tutte le attività software. "

riscvOVPsimCOREV è un modello di riferimento e simulatore RISC-V (ISS) gratuito che include una licenza freeware proprietaria di Imperas, che copre l'uso gratuito sia commerciale che accademico.

Il pacchetto del simulatore include anche un modello open source completo concesso in licenza con la licenza Apache 2.0 ed è ora disponibile per il download.