Imperas libera ISS grátis para desenvolvedores RISCV-V CORE-V no ecossistema OpenHW

A Imperas Software, especialista em plataformas virtuais e simulação de software de alto desempenho, disponibilizou a primeira versão do riscvOVPsimCOREV como um ISS (Instruction Set Simulator) gratuito com base em seus modelos de referência do processador OpenHW Groups RISC-V core IP.

Um ISS é o ponto de partida essencial para tarefas de desenvolvimento de software de algoritmo, aplicativo e escrita de ferramenta. riscvOVPsimCOREV pode ser configurado para a gama completa do portfólio de IP do processador OpenHW CORE-V, incluindo o CV32E40P congelado em RTL (formalmente conhecido como PULP RI5CY), o CV32E40S em desenvolvimento e CV32E40X, além do próximo CVA6-32 / 64 bits ( formalmente conhecido como PULP ARIANE), e será estendido ao longo do tempo para cobrir o futuro roteiro do CORE-V.

Um ISS é uma representação baseada em software de um processador que pode ser usado para testar e desenvolver software em uma máquina de PC host x86 padrão. Suas principais vantagens sobre uma plataforma de desenvolvimento de hardware tradicional são os recursos fáceis de usar que ajudam o programador com depuração, controle e visibilidade do código em execução na simulação.

Com novos núcleos IP de processador, o ISS é uma ferramenta essencial para apoiar o desenvolvimento de software antes que as implementações de silício ou hardware estejam disponíveis. Muitos desenvolvedores contam com um amplo conjunto de ferramentas para desenvolvimento de software que são empacotadas como um IDE (Ambiente de Desenvolvimento Integrado). Normalmente, um IDE inclui utilitários e tecnologias de suporte, como compilador, depurador, ISS e outras ferramentas de produtividade.

Para oferecer suporte à integração com IDE e outras metodologias de design de software, como plataformas CI / CD (Integração Contínua e Implantação Contínua), o riscvOVPsimCOREV apresenta opções de configuração e interface como porta de depuração e rastreamento para permitir fácil integração.

“IP de alta qualidade é um produto importante no qual outros podem desenvolver, mas os desenvolvedores precisam mais do que apenas RTL de processador para dar suporte a implementações de alta qualidade”, disse Arjan Bink, Silicon Laboratories e presidente do OpenHW Cores Task Group. “Todo software embarcado está intimamente relacionado ao núcleo de IP em que será executado; portanto, um modelo de referência ISS preciso é essencial para todos os adotantes de HW e SW. riscvOVPsimCOREV é o principal ponto de partida para o suporte dos núcleos OpenHW CORE-V pelo ecossistema. ”

“A meta definidora do grupo OpenHW é fornecer núcleos IP de código aberto de alta qualidade, alavancando as metodologias de verificação líderes compatíveis com os fluxos de design de SoC comerciais da EDA”, disse Rick O'Connor, presidente e CEO do OpenHW Group. “Para oferecer suporte ao nosso portfólio IP de classe mundial, os grupos de trabalho OpenHW estão permitindo a adoção de ferramentas e suporte de software para processadores CORE-V. A contribuição da Imperas com o novo ISS gratuito, riscvOVPsimCOREV será a referência básica para todas as tarefas de software. ”

riscvOVPsimCOREV é um modelo de referência e simulador RISC-V gratuito (ISS) que inclui uma licença de freeware proprietária da Imperas, que cobre o uso comercial e acadêmico gratuito.

O pacote do simulador também inclui um modelo de código aberto completo licenciado sob a licença Apache 2.0 e está disponível para download agora.