Imperas mengeluarkan ISS percuma untuk pembangun RISCV-V CORE-V dalam ekosistem OpenHW

Perisian Imperas, pakar dalam platform maya dan simulasi perisian berprestasi tinggi, telah menyediakan rilis pertama riscvOVPsimCOREV sebagai ISS percuma (Instruction Set Simulator) berdasarkan model rujukannya dari IP teras pemproses OpenHW Groups RISC-V.

ISS adalah titik permulaan penting untuk tugas pengembangan perisian algoritma, aplikasi, dan penulisan alat. riscvOVPsimCOREV dapat dikonfigurasi untuk rangkaian portfolio pemproses OpenHW CORE-V yang lengkap, termasuk CV32E40P beku RTL (secara formal dikenal sebagai PULP RI5CY), CV32E40S dan CV32E40X yang belum dikembangkan, ditambah bit CVA6-32 / 64 yang akan datang ( secara rasmi dikenali sebagai PULP ARIANE), dan akan dilanjutkan lebih masa untuk merangkumi peta jalan masa depan CORE-V.

ISS adalah perwakilan pemproses berdasarkan perisian yang dapat digunakan untuk menguji dan mengembangkan perisian pada mesin PC x86 host standard. Kelebihan utamanya berbanding platform pengembangan perkakasan tradisional adalah kemudahan penggunaan yang membantu pengaturcara melakukan debug, kawalan dan keterlihatan kod yang dijalankan dalam simulasi.

Dengan inti IP pemproses baru, ISS adalah alat penting untuk menyokong pengembangan perisian sebelum silikon atau implementasi perkakasan tersedia. Banyak pembangun bergantung pada sekumpulan alat untuk pengembangan perisian yang dikemas sebagai IDE (Integrated Development Environment). Biasanya, IDE merangkumi utiliti dan teknologi sokongan seperti penyusun, debugger, ISS, dan alat produktiviti lain.

Untuk menyokong integrasi dengan IDE dan metodologi reka bentuk perisian lain seperti platform CI / CD (Integrasi Berterusan dan Penerapan Berterusan), riscvOVPsimCOREV mempunyai ciri konfigurasi dan pilihan antara muka seperti port debug dan jejak untuk membolehkan integrasi mudah.

"IP berkualiti tinggi adalah penyampaian penting yang dapat dibangun oleh orang lain, tetapi pemaju memerlukan lebih dari sekadar pemproses RTL untuk menyokong pelaksanaan berkualiti tinggi," kata Arjan Bink, Silicon Laboratories, dan ketua OpenHW Cores Task Group. "Semua perisian yang disertakan berkait rapat dengan teras IP yang akan dijalankan; Oleh itu, model rujukan ISS yang tepat sangat penting untuk semua pengguna HW dan SW. riscvOVPsimCOREV adalah titik permulaan utama untuk sokongan teras OpenHW CORE-V oleh ekosistem. "

"Matlamat utama kumpulan OpenHW adalah untuk memberikan inti IP sumber terbuka berkualiti tinggi, dengan memanfaatkan metodologi pengesahan terkemuka yang sesuai dengan aliran reka bentuk SoC komersial EDA yang telah ditetapkan," kata Rick O'Connor, Presiden & CEO OpenHW Group. "Untuk menyokong portfolio IP kelas dunia kami, kumpulan kerja OpenHW memungkinkan penggunaan dengan sokongan alat dan perisian untuk pemproses CORE-V. Sumbangan Imperas dengan ISS percuma baru, riscvOVPsimCOREV akan menjadi rujukan asas untuk semua tugas perisian. "

riscvOVPsimCOREV adalah model dan simulator rujukan RISC-V percuma (ISS) yang merangkumi lesen perisian percuma milik Imperas, yang merangkumi penggunaan komersial dan akademik percuma.

Pakej simulator juga termasuk model sumber terbuka lengkap yang dilesenkan di bawah lesen Apache 2.0, dan tersedia untuk dimuat turun sekarang.