Imperas, OpenHW ekosistemindeki RISCV-V CORE-V geliştiricileri için ücretsiz ISS'yi yayınladı

Sanal platformlar ve yüksek performanslı yazılım simülasyonu konusunda uzman olan Imperas Software, OpenHW Groups işlemcisi RISC-V çekirdek IP'sinin referans modellerine dayalı olarak riscvOVPsimCOREV'in ilk sürümünü ücretsiz bir ISS (Yönerge Seti Simülatörü) olarak kullanıma sundu.

ISS, algoritma, uygulama ve araç yazma gibi yazılım geliştirme görevleri için temel başlangıç ​​noktasıdır. riscvOVPsimCOREV, RTL-dondurulmuş CV32E40P (resmi olarak PULP RI5CY olarak bilinir), geliştirilmekte olan CV32E40S ve CV32E40X ve yakında çıkacak CVA6-32/64 bit dahil olmak üzere OpenHW CORE-V işlemci IP portföyünün tamamı için yapılandırılabilir ( resmi olarak PULP ARIANE olarak biliniyor) ve CORE-V'in gelecekteki yol haritasını kapsayacak şekilde fazla mesai uzatılacak.

ISS, standart bir ana bilgisayar x86 PC makinesinde yazılımı test etmek ve geliştirmek için kullanılabilen bir işlemcinin yazılım tabanlı bir temsilidir. Geleneksel bir donanım geliştirme platformuna göre temel avantajları, programcıya simülasyonda çalışan kodun hata ayıklaması, kontrolü ve görünürlüğü konusunda yardımcı olan kullanım kolaylığı özellikleridir.

Yeni işlemci IP çekirdekleri ile ISS, silikon veya donanım uygulamaları mevcut olmadan önce yazılımın geliştirilmesini destekleyen önemli bir araçtır. Birçok geliştirici, yazılım geliştirme için IDE (Entegre Geliştirme Ortamı) olarak paketlenmiş geniş bir araç setine güvenir. Tipik olarak bir IDE, derleyici, hata ayıklayıcı, ISS ve diğer üretkenlik araçları gibi yardımcı programları ve destekleyici teknolojileri içerir.

IDE'ler ve CI/CD (Sürekli Entegrasyon ve Sürekli Dağıtım) platformları gibi diğer yazılım tasarımı metodolojileriyle entegrasyonu desteklemek için, riscvOVPsimCOREV, kolay entegrasyona olanak tanıyan hata ayıklama bağlantı noktası ve izleme gibi yapılandırma ve arayüz seçeneklerine sahiptir.

Silicon Laboratories'den ve OpenHW Cores Görev Grubu başkanı Arjan Bink, "Yüksek kaliteli IP, diğerlerinin üzerine inşa edebileceği önemli bir çıktıdır, ancak geliştiricilerin yüksek kaliteli uygulamaları desteklemek için yalnızca işlemci RTL'sinden daha fazlasına ihtiyacı var" dedi. “Tüm gömülü yazılımlar, üzerinde çalışacağı IP çekirdeğiyle yakından ilişkilidir; bu nedenle, tüm HW ve SW benimseyenler için doğru bir ISS referans modeli esastır. riskcvOVPsimCOREV, OpenHW CORE-V çekirdeklerinin ekosistem tarafından desteklenmesi için temel başlangıç ​​noktasıdır.”

OpenHW Group Başkanı ve CEO'su Rick O'Connor, "OpenHW grubunun tanımlayıcı hedefi, yerleşik EDA ticari SoC tasarım akışlarıyla uyumlu önde gelen doğrulama metodolojilerinden yararlanarak yüksek kaliteli açık kaynak IP çekirdekleri sunmaktır" dedi. “Birinci sınıf IP portföyümüzü desteklemek için OpenHW çalışma grupları, CORE-V işlemcilerine yönelik araçlar ve yazılım desteğiyle benimsenmeyi sağlıyor. Imperas'ın yeni ücretsiz ISS, riscvOVPsimCOREV ile katkısı, tüm yazılım görevlerinin temel referansı olacak."

riscvOVPsimCOREV, Imperas'ın ücretsiz ticari ve akademik kullanımı kapsayan özel bir ücretsiz yazılım lisansını içeren ücretsiz bir RISC-V referans modeli ve simülatörüdür (ISS).

Simülatör paketi aynı zamanda Apache 2.0 lisansı altında lisanslanan eksiksiz bir açık kaynak modeli de içerir ve şu anda indirilmeye hazırdır.