Imperas เผยแพร่ ISS ฟรีสำหรับนักพัฒนา RISCV-V CORE-V ในระบบนิเวศ OpenHW

Imperas Software ผู้เชี่ยวชาญด้านแพลตฟอร์มเสมือนจริงและการจำลองซอฟต์แวร์ประสิทธิภาพสูงได้เปิดตัว riscvOVPsimCOREV รุ่นแรกในรูปแบบ ISS ฟรี (Instruction Set Simulator) ตามโมเดลอ้างอิงของโปรเซสเซอร์ OpenHW Groups RISC-V core IP

ISS เป็นจุดเริ่มต้นที่สำคัญสำหรับงานพัฒนาซอฟต์แวร์ของอัลกอริทึมแอปพลิเคชันและการเขียนเครื่องมือ riscvOVPsimCOREV สามารถกำหนดค่าสำหรับช่วงที่สมบูรณ์ของพอร์ตโฟลิโอ IP ของตัวประมวลผล OpenHW CORE-V รวมถึง CV32E40P ที่แช่แข็ง RTL (เรียกอย่างเป็นทางการว่า PULP RI5CY) CV32E40S และ CV32E40X ที่อยู่ระหว่างการพัฒนารวมถึง CVA6-32 / 64 บิตที่กำลังจะมาถึง ( เรียกอย่างเป็นทางการว่า PULP ARIANE) และจะขยายการทำงานล่วงเวลาเพื่อให้ครอบคลุมแผนงานในอนาคตของ CORE-V

ISS คือการแสดงซอฟต์แวร์โดยใช้โปรเซสเซอร์ที่สามารถใช้ในการทดสอบและพัฒนาซอฟต์แวร์บนเครื่องพีซีโฮสต์ x86 มาตรฐาน ข้อได้เปรียบหลักของแพลตฟอร์มการพัฒนาฮาร์ดแวร์แบบเดิมคือคุณสมบัติที่ใช้งานง่ายที่ช่วยโปรแกรมเมอร์ในการดีบักควบคุมและการมองเห็นโค้ดที่ทำงานในการจำลอง

ด้วยโปรเซสเซอร์ IP คอร์ใหม่ ISS เป็นเครื่องมือที่จำเป็นในการสนับสนุนการพัฒนาซอฟต์แวร์ก่อนที่จะมีการใช้งานซิลิกอนหรือฮาร์ดแวร์ นักพัฒนาจำนวนมากใช้ชุดเครื่องมือที่หลากหลายสำหรับการพัฒนาซอฟต์แวร์ที่รวมเป็น IDE (Integrated Development Environment) โดยปกติ IDE จะมียูทิลิตี้และเทคโนโลยีสนับสนุนเช่นคอมไพเลอร์ดีบักเกอร์ ISS และเครื่องมือเพิ่มประสิทธิภาพอื่น ๆ

เพื่อสนับสนุนการทำงานร่วมกับ IDE และวิธีการออกแบบซอฟต์แวร์อื่น ๆ เช่นแพลตฟอร์ม CI / CD (การผสานรวมอย่างต่อเนื่องและการปรับใช้อย่างต่อเนื่อง) riscvOVPsimCOREV มีคุณสมบัติการกำหนดค่าและตัวเลือกอินเทอร์เฟซเช่นดีบักพอร์ตและการติดตามเพื่อให้รวมได้ง่าย

“ IP คุณภาพสูงเป็นสิ่งสำคัญในการส่งมอบที่ผู้อื่นสามารถต่อยอดได้ แต่นักพัฒนาต้องการมากกว่าแค่โปรเซสเซอร์ RTL เพื่อรองรับการใช้งานที่มีคุณภาพสูง” Arjan Bink จาก Silicon Laboratories และประธานของ OpenHW Cores Task Group กล่าว “ ซอฟต์แวร์ฝังตัวทั้งหมดมีความเกี่ยวข้องอย่างใกล้ชิดกับแกน IP ที่จะทำงาน ดังนั้นโมเดลอ้างอิง ISS ที่ถูกต้องจึงเป็นสิ่งจำเป็นสำหรับผู้ใช้งาน HW และ SW ทั้งหมด riscvOVPsimCOREV เป็นจุดเริ่มต้นที่สำคัญสำหรับการสนับสนุนคอร์ OpenHW CORE-V ตามระบบนิเวศ”

“ เป้าหมายที่กำหนดของกลุ่ม OpenHW คือการนำเสนอคอร์ IP แบบโอเพนซอร์สที่มีคุณภาพสูงโดยใช้ประโยชน์จากวิธีการตรวจสอบชั้นนำที่เข้ากันได้กับกระแสการออกแบบ SoC เชิงพาณิชย์ของ EDA ที่กำหนดไว้” Rick O'Connor ประธานและซีอีโอ OpenHW Group กล่าว “ เพื่อรองรับพอร์ตโฟลิโอ IP ระดับโลกของเราคณะทำงาน OpenHW กำลังเปิดใช้งานการรองรับเครื่องมือและซอฟต์แวร์สำหรับโปรเซสเซอร์ CORE-V การมีส่วนร่วมของ Imperas กับ ISS ฟรีใหม่ riscvOVPsimCOREV จะเป็นข้อมูลอ้างอิงพื้นฐานสำหรับงานซอฟต์แวร์ทั้งหมด”

riscvOVPsimCOREV เป็นแบบจำลองและโปรแกรมจำลองอ้างอิง RISC-V ฟรี (ISS) ที่มีใบอนุญาตฟรีแวร์ที่เป็นกรรมสิทธิ์จาก Imperas ซึ่งครอบคลุมการใช้งานเชิงพาณิชย์และเชิงวิชาการฟรี

แพคเกจโปรแกรมจำลองยังรวมถึงโมเดลโอเพนซอร์สที่สมบูรณ์ที่ได้รับอนุญาตภายใต้ใบอนุญาต Apache 2.0 และพร้อมให้ดาวน์โหลดแล้ว