O aumento dramático no tempo de teste de fabricação para os grandes e complexos SoCs de hoje está enraizado no uso de abordagens tradicionais para mover dados de teste de varredura de pinos de nível de chip para canais de varredura de nível de núcleo. A abordagem de multiplexação de pinos (mux) funciona bem para projetos menores, mas pode se tornar problemática com um aumento no número de núcleos e a complexidade do projeto nos SoCs de hoje. A próxima revolução em ferramentas DFT para levar tempo de teste, custo de teste e esforço de implementação de DFT elimina os desafios da abordagem pin-mux, desacoplando os requisitos de DFT de nível de núcleo dos recursos de entrega de teste de nível de chip.
Desafios da abordagem pin-muxed
Uma maneira comum de conectar canais de varredura de nível de núcleo a pinos de nível de chip é usando uma rede mux para determinar quais núcleos estão conectados a pinos de nível de chip. Isso funciona bem para projetos menores, mas se torna problemático conforme o número de núcleos aumenta, os níveis de hierarquia aumentam e os projetos se tornam mais complexos. Ele apresenta barreiras para testar núcleos de forma eficiente em paralelo para economizar tempo e custos. Os desafios incluem:
- IOs limitados disponíveis para teste de varredura
- Canais limitados no nível central
- Configurações de teste corrigidas durante o processo de design
- Potencial para roteamento de congestionamento de canais de varredura adicionais
Em uma abordagem de DFT ascendente, os engenheiros de DFT normalmente alocam um número fixo de canais de varredura para cada núcleo no início do fluxo, geralmente o mesmo número para cada núcleo. Esta é a abordagem mais fácil, mas pode acabar desperdiçando largura de banda porque os diferentes núcleos que são agrupados para teste podem ter diferentes comprimentos de cadeia de varredura e contagens de padrão (fig. 1).
Figura 1. Em um fluxo DFT hierárquico, colocar menos esforço na rede mux pode levar a um uso de largura de banda abaixo do ideal.
Outra abordagem que reduz o problema de largura de banda desperdiçada e economiza tempo de teste é realocar os recursos de varredura uma vez que os dados necessários por núcleo são conhecidos, mas isso envolve reconfigurar a compressão, redirecionar os canais de varredura e regenerar os padrões (fig. 2).
Figura 2. Construir uma rede mux mais complexa para alinhar melhor a entrada e as saídas do canal de varredura economizará tempo de teste, mas à custa do esforço de implementação.
O esforço adicional compensa a economia no tempo de teste? Cada equipe DFT deve decidir sobre essas compensações. Para projetos com estruturas hierárquicas mais complexas, grande número de núcleos idênticos ou layout com ladrilhos, desafios e compensações adicionais devem ser superados.
Abordagem de rede de digitalização em fluxo contínuo
Uma nova abordagem para distribuir dados de teste de varredura em um SoC - chamada Streaming Scan Network (SSN) - reduz o esforço de DFT e o tempo de teste, com suporte total para designs lado a lado e otimização para núcleos idênticos. A abordagem SSN é baseada no princípio de desacoplar os requisitos de teste de nível de núcleo dos recursos de teste de nível de chip usando um barramento síncrono de alta velocidade para entregar dados de teste de varredura em pacote aos núcleos.
O número de canais de varredura por núcleo é independente da largura do barramento SSN e do número de canais de varredura no nível do chip e do número de núcleos no design. Entregar dados de teste dessa maneira simplifica o planejamento e a implementação e permite que o agrupamento principal seja definido posteriormente no fluxo, durante o redirecionamento do padrão, em vez de durante o design inicial. A arquitetura SSN é flexível - a largura do barramento é determinada pelo número de pinos de digitalização disponíveis - e facilita o congestionamento de roteamento e o fechamento de tempo porque elimina o muxing de modo de teste de nível superior, o que também o torna ideal para designs baseados em blocos adjacentes.
Parte da arquitetura SSN são os nós de host de nível de núcleo que geram os sinais DFT localmente. Os nós do host garantem que os dados corretos sejam coletados do barramento SSN e enviados para verificar as entradas do núcleo e que os dados de saída sejam colocados de volta no barramento. Cada nó sabe o que fazer e quando fazer com base em uma etapa de configuração simples aproveitando a infraestrutura IJTAG (IEEE 1687). Quais grupos de núcleos serão testados juntos e quais serão testados sequencialmente é configurável, não conectado fisicamente, com a abordagem SSN. A configuração é feita como uma etapa de instalação uma vez por conjunto de padrões e, uma vez feita, todos os dados no barramento SSN são carga útil.
O que é entrega de dados de teste de varredura em pacotes?
Como exemplo, considere um projeto no qual dois núcleos devem ser testados simultaneamente usando o SSN (fig. 3). O bloco A possui 5 canais de varredura, o Bloco B possui 4 canais de varredura. Um pacote é a quantidade total de dados necessários para realizar um ciclo de mudança em ambos os núcleos. O tamanho do pacote neste exemplo é de 9 bits. No entanto, existem 16 pinos disponíveis para teste de varredura (8 entradas, 8 saídas), portanto, o barramento SSN tem 8 bits de largura.
Figura 3. Testando dois blocos ao mesmo tempo. Em um método de acesso de varredura pin-mux, isso exigiria nove pinos de entrada de varredura em nível de chip e nove pinos de saída de varredura. Com o SSN, o tamanho do pacote é de 9 bits, que é entregue em um barramento de 8 bits.
A tabela no lado esquerdo da figura 3 mostra como os dados são transmitidos por meio do barramento SSN síncrono para os núcleos. Serão necessários dois ciclos de barramento SSN para fornecer todos os dados necessários para realizar um ciclo de mudança em ambos os núcleos. Observe que a localização dos bits dos dados correspondentes a cada núcleo muda (gira) para cada pacote. Os nós do host sabem onde os dados correspondentes a esse núcleo residem no barramento e quando gerar sinais DFT locais, incluindo a pulsação do clock de deslocamento do núcleo.
Como o SSN reduz o tempo de teste e o volume de dados de teste
O SSN contém vários recursos para reduzir o tempo de teste e o volume de dados de teste. Um é o deslocamento e a captura independentes. Em muitos esquemas de retargeting, os ciclos de captura de todos os núcleos afetados devem ser alinhados. Se vários núcleos estiverem mudando simultaneamente (fig. 4) e tiverem comprimentos de varredura diferentes, alguns dos núcleos com cadeias mais curtas precisam ser preenchidos para realizar a captura ao mesmo tempo para todos os núcleos. Com o SSN, os nós do host são programados para que cada núcleo possa se deslocar independentemente, mas a captura ocorre simultaneamente quando todos os núcleos concluem o carregamento / descarregamento da varredura.
Figura 4. Quando os ciclos de captura devem ser alinhados, alguns núcleos precisam de preenchimento, o que é uma perda de dados e tempo de teste.
O SSN também realiza o ajuste da largura de banda. Em vez de fornecer tantos bits quantos canais de varredura no nível do núcleo por pacote, o SSN pode alocar menos bits para um núcleo que requer menos dados em geral. Para um núcleo que tem menos padrões ou cadeias de varredura mais curtas, menos dados são alocados por pacote, o que distribui melhor os dados entre os núcleos e, por fim, reduz o tempo de teste.
SSN é um método escalonável para testar qualquer número de núcleos idênticos com uma quantidade constante de dados de teste e tempo de teste. Para núcleos idênticos, o circuito de comparação está incluído em cada nó do host. Os dados fornecidos aos núcleos idênticos são a entrada de varredura, os dados esperados e os dados de máscara. Isso permite que o SSN faça uma comparação dentro de cada núcleo. O status acumulado em todos os núcleos idênticos é então deslocado no barramento SSN. Um bit de aprovação / falha por núcleo também é capturado no host e varrido por meio de IJTAG.
Resumo
SSN foi desenvolvido em colaboração com vários líderes Semicondutores empresas. Apresentamos um artigo com a Intel na International Test Conference 2020 que descreve o tecnologia e mostra alguns resultados importantes da validação do SSN pela Intel. Em comparação com uma solução pin-muxed, eles observaram uma redução no volume de dados de teste de 43% e também uma redução nos ciclos de teste de 43%. As etapas do design e do fluxo de retargeting foram 10x-20x mais rápidas com SSN.
O SSN elimina as desvantagens entre ter um fluxo de implementação eficiente e simplificado ou minimizar o custo do teste.
Geir Eide é Diretor de Gerenciamento de Produto dos produtos de teste Tessent DFT da Siemens Digital Industries Software.