الجيل الثالث 112G-LR SerDes IP

كشفت شركة Cadence Design Systems عن الجيل الثالث من SerDes IP (112G-LR) من الجيل الثالث (112G-LR) على عملية TSMC N5 ، والتي تستهدف ASICs الفائق النطاق ، ومسرعات الذكاء الاصطناعي / ML ، وأنظمة تبديل النسيج على الرقاقة (SoCs).

توفر البنية الجديدة توفيرًا في الطاقة بنسبة 25٪ ، وتقليص المساحة بنسبة 40٪ ، وهوامش تصميم أفضل على بنية الجيل الثاني ، وتتطلع إلى تلبية الاحتياجات المتزايدة للأداء العالي وكفاءة الطاقة في مراكز البيانات السحابية الحديثة من الجيل التالي.

لقد أتاح الإيقاع تباينات مختلفة من PAM4 SerDes التي تدعم معايير الربط بين XSR و VSR و MR و LR ومن خلال مجموعة من المكاسب في التصميم والتعاون مع العملاء الرائدين في النطاق الفائق ومراكز البيانات ، تمكنت من دمج تحسينات محددة في منتج الجيل الثالث وحاليًا لديها رقائق اختبار N5 داخل الشركة والتي تخضع للتوصيف.

عملت Cadence عن كثب مع العملاء الأوائل على نشر 112G-LR SerDes IP الجديد في تطوير SoC 5nm وهي الآن جاهزة للتفاعل على نطاق أوسع مع العملاء لتمكين تصميمات الجيل التالي.

بفضل البنية المحسّنة ، أصبحت Cadence الآن قادرة على تقديم DSP محسّنًا مع حنفيات متعددة لتعديل ردود الفعل العائمة (DFE) لتمكين أداء أكثر قوة. يوفر دعم معدل بيانات 1-112G بدون فجوات مرونة إدخال / إخراج محسّنة بشكل كبير للاتصال من شريحة إلى شريحة من أجل أنظمة دعم مسرع AI / ML. بالإضافة إلى ذلك ، فإن التحسين بمقدار 10 أضعاف في مناعة ضوضاء الإمداد يخفف بشكل كبير من تصميم شبكة توصيل الطاقة (PDN) لشركة SoC.

وتعليقًا على ذلك ، قال سانجيف أغاروالا ، نائب رئيس الشركة والمدير العام لمجموعة IP في Cadence: "لقد أعطانا تعاوننا الوثيق مع العملاء الرائدين في مراكز البيانات ومراكز البيانات نظرة ثاقبة لمتطلبات الصناعة الصارمة ، مما أدى إلى تصميم جديد بهندسة محسنة تقدم تحسينات على جميع المعلمات الرئيسية لـ 112G SerDes ومفاتيح الشبكة.

"يعمل حل 112G-LR SerDes الخاص بنا على عملية N5 من TSMC على ترسيخ مكانتنا القيادية من خلال عروض IP للاتصال عالي الأداء لمراكز البيانات واسعة النطاق، ويمكن للعملاء أيضًا الاستمتاع بالمزايا المرتبطة بعملية TSMC N5 التكنلوجيا".