IP SerDes 112G-LR thế hệ thứ ba

Cập nhật: 25/2021/XNUMX

IP SerDes 112G-LR thế hệ thứ ba

IP SerDes 112G-LR thế hệ thứ ba

Cadence Design Systems đã công bố IP SerDes 112G tầm xa (112G-LR) thế hệ thứ ba trên quy trình N5 của TSMC, nhắm mục tiêu ASIC siêu cấp, máy gia tốc AI / ML và chuyển đổi hệ thống vải trên chip (SoC).

Kiến trúc mới tiết kiệm 25% điện năng, giảm 40% diện tích và lợi nhuận thiết kế tốt hơn so với kiến ​​trúc thế hệ thứ hai, đồng thời giải quyết nhu cầu ngày càng tăng về hiệu suất và hiệu suất điện năng cao hơn trong các trung tâm dữ liệu đám mây thế hệ tiếp theo hiện đại.

Cadence đã cho phép các biến thể khác nhau của PAM4 SerDes hỗ trợ các tiêu chuẩn kết nối XSR, VSR, MR và LR và thông qua sự kết hợp giữa các chiến thắng trong thiết kế và hợp tác với các khách hàng trung tâm dữ liệu và hyperscale hàng đầu, đã có thể kết hợp các cải tiến cụ thể trong sản phẩm thế hệ thứ ba và hiện tại có chip thử nghiệm N5 trong nhà đang được xác định đặc tính.

Cadence đã làm việc chặt chẽ với những khách hàng chấp nhận đầu tiên về việc triển khai IP SerDes 112G-LR mới trong quá trình phát triển SoC 5nm của họ và hiện đã sẵn sàng tương tác rộng rãi hơn với khách hàng để cho phép các thiết kế thế hệ tiếp theo.

Với kiến ​​trúc được cải tiến, Cadence hiện có thể cung cấp DSP nâng cao với nhiều nút cân bằng phản hồi quyết định nổi (DFE) để cho phép hiệu suất mạnh mẽ hơn. Hỗ trợ tốc độ dữ liệu không khoảng cách 1-112G cung cấp tính linh hoạt I / O được cải thiện nhiều cho khả năng kết nối chip với chip cho các SoC tăng tốc AI / ML. Ngoài ra, cải tiến 10 lần về khả năng chống nhiễu nguồn cung cấp giúp giảm bớt đáng kể thiết kế mạng phân phối điện (PDN) của SoC.

Nhận xét về Sanjive Agarwala, phó chủ tịch công ty kiêm tổng giám đốc của IP Group tại Cadence cho biết: “Sự hợp tác chặt chẽ của chúng tôi với các khách hàng trung tâm dữ liệu và hyperscale hàng đầu đã mang lại cho chúng tôi thông tin chi tiết về các yêu cầu nghiêm ngặt của ngành, dẫn đến một thiết kế mới với kiến ​​trúc nâng cao cải tiến trên tất cả các thông số chính cho các SerDes 112G và thiết bị chuyển mạch mạng.

“Giải pháp 112G-LR SerDes của chúng tôi trên quy trình N5 của TSMC củng cố thêm vị trí dẫn đầu của chúng tôi với các dịch vụ IP kết nối hiệu suất cao cho các trung tâm dữ liệu siêu quy mô và khách hàng cũng có thể tận hưởng những lợi ích liên quan đến quy trình TSMC N5 công nghệ".