IP SerDes 112G-LR generasi ketiga

Cadence Design Systems telah melancarkan IP SerDes 112G jangkamasa panjang (112G-LR) generasi ketiga pada proses N5 TSMC, mensasarkan ASIC hiperskala, pemecut AI / ML, dan sistem suis kain pada cip (SoCs).

Senibina baru menawarkan penjimatan kuasa 25%, pengurangan kawasan 40% dan margin reka bentuk yang lebih baik berbanding seni bina generasi kedua, dan berusaha menangani peningkatan keperluan untuk prestasi dan kecekapan kuasa yang lebih tinggi di pusat data awan generasi akan datang yang moden.

Cadence telah membolehkan pelbagai variasi PAM4 SerDes yang menyokong piawaian interkoneksi XSR, VSR, MR dan LR dan melalui gabungan kemenangan reka bentuk dan kolaborasi dengan pelanggan skala besar dan pelanggan pusat data, telah dapat menggabungkan peningkatan khusus dalam produk generasi ketiga dan pada masa ini mempunyai cip ujian N5 di dalam rumah yang sedang menjalani pencirian.

Cadence telah bekerjasama erat dengan pelanggan pengguna awal untuk menggunakan IP SerDes 112G-LR baru dalam pengembangan SoC 5nm mereka dan kini bersedia untuk berinteraksi secara lebih luas dengan pelanggan untuk membolehkan reka bentuk generasi seterusnya.

Dengan seni bina yang diperbaiki, Cadence kini dapat menawarkan DSP yang ditingkatkan dengan banyak ketukan penyamaan maklum balas keputusan terapung (DFE) untuk membolehkan prestasi lebih mantap. Sokongan kadar data tanpa had 1-112G memberikan peningkatan fleksibiliti I / O yang lebih baik untuk penyambungan cip ke cip untuk SoCs pemecut AI / ML. Sebagai tambahan, peningkatan 10X dalam ketahanan bunyi bekalan sangat memudahkan reka bentuk rangkaian penghantaran kuasa (PDN) SoC.

Mengulas Sanjive Agarwala, naib presiden korporat dan pengurus besar Kumpulan IP di Cadence mengatakan, "Kerjasama erat kami dengan pelanggan kelas atas dan pusat data terkemuka telah memberi kami pandangan mengenai keperluan industri yang ketat, menghasilkan reka bentuk baru dengan seni bina yang lebih baik yang menawarkan peningkatan pada semua parameter utama untuk 112G SerDes dan suis rangkaian.

“Penyelesaian SerDes 112G-LR kami pada proses N5 TSMC mengukuhkan lagi kedudukan kepimpinan kami dengan tawaran IP sambungan berprestasi tinggi untuk pusat data hiperskala, dan pelanggan juga boleh menikmati faedah yang berkaitan dengan proses TSMC N5 teknologi"