112G-LR SerDes IP van de derde generatie

Cadence Design Systems heeft zijn derde generatie 112G long-range (112G-LR) SerDes IP onthuld op TSMC's N5-proces, gericht op hyperscale ASIC's, AI / ML-versnellers en switch fabric-systemen op chip (SoC's).

De nieuwe architectuur biedt 25% energiebesparing, 40% oppervlaktevermindering en betere ontwerpmarges in vergelijking met de architectuur van de tweede generatie, en lijkt tegemoet te komen aan de toenemende behoefte aan betere prestaties en energie-efficiëntie in moderne clouddatacenters van de volgende generatie.

Cadence heeft verschillende varianten van PAM4 SerDes mogelijk gemaakt die XSR-, VSR-, MR- en LR-interconnectstandaarden ondersteunen en door een combinatie van ontwerpwinningen en samenwerkingen met toonaangevende hyperscale- en datacenterklanten, is het in staat geweest om specifieke verbeteringen in het derde generatieproduct op te nemen heeft N5-testchips in huis die worden gekarakteriseerd.

Cadence heeft nauw samengewerkt met early adopter-klanten bij de implementatie van de nieuwe 112G-LR SerDes IP in hun 5nm SoC-ontwikkeling en is nu klaar om breder met klanten in contact te komen om ontwerpen van de volgende generatie mogelijk te maken.

Met de verbeterde architectuur is Cadence nu in staat om verbeterde DSP te bieden met meerdere floating decision feedback equalization (DFE) taps om robuustere prestaties mogelijk te maken. De 1-112G gapless data rate-ondersteuning biedt veel verbeterde I / O-flexibiliteit voor chip-to-chip-connectiviteit voor AI / ML-accelerator SoC's. Bovendien maakt een 10x verbetering van de immuniteit van de voedingsruis het ontwerp van het SoC Power Delivery Network (PDN) aanzienlijk eenvoudiger.

Sanjive Agarwala, corporate vice president en general manager van de IP Group bij Cadence zei: “Onze nauwe samenwerking met toonaangevende hyperscale- en datacenterklanten heeft ons inzicht gegeven in de strenge branchevereisten, wat heeft geresulteerd in een nieuw ontwerp met verbeterde architectuur die verbeteringen op alle belangrijke parameters voor 112G SerDes en netwerkswitches.

“Onze 112G-LR SerDes-oplossing op het N5-proces van TSMC verstevigt onze leiderschapspositie verder met krachtige IP-connectiviteitsaanbiedingen voor hyperscale datacenters, en klanten kunnen ook genieten van de voordelen die aan het TSMC N5-proces zijn verbonden technologie. '