第112世代XNUMXG-LRSerDes IP

ケイデンスデザインシステムズは、TSMCのN112プロセスで第112世代の5Gロングリーチ（XNUMXG-LR）SerDes IPを発表し、ハイパースケールASIC、AI / MLアクセラレータ、スイッチファブリックシステムオンチップ（SoC）をターゲットにしています。

新しいアーキテクチャは、第25世代アーキテクチャに比べて40％の省電力、XNUMX％の面積削減、およびより優れた設計マージンを提供し、最新の次世代クラウドデータセンターにおけるより高いパフォーマンスと電力効率に対する高まるニーズに対応することを目指しています。

ケイデンスは、XSR、VSR、MR、およびLR相互接続標準をサポートするPAM4 SerDesのさまざまなバリエーションを可能にし、設計の勝利と主要なハイパースケールおよびデータセンターの顧客とのコラボレーションを通じて、第5世代製品に特定の拡張機能を組み込むことができました。特性評価が行われているNXNUMXテストチップが社内にあります。

ケイデンスは、アーリーアダプターのお客様と緊密に協力して、新しい112G-LR SerDesIPを5nmSoC開発に導入し、次世代の設計を可能にするためにお客様とより幅広く関わる準備ができています。

アーキテクチャが改善されたことで、ケイデンスは複数のフローティング決定フィードバックイコライゼーション（DFE）タップを備えた拡張DSPを提供して、より堅牢なパフォーマンスを実現できるようになりました。 1-112Gギャップレスデータレートのサポートにより、AI / MLアクセラレータSoCのチップ間接続のI / Oの柔軟性が大幅に向上します。 さらに、電源ノイズ耐性が10倍向上すると、SoC電力供給ネットワーク（PDN）の設計が大幅に容易になります。

ケイデンスのIPグループのコーポレートバイスプレジデント兼ゼネラルマネージャーであるSanjiveAgarwalaは、次のようにコメントしています。 112GSerDesおよびネットワークスイッチのすべての主要パラメータの改善。

「TSMC の N112 プロセスにおける当社の 5G-LR SerDes ソリューションは、ハイパースケール データセンター向けの高性能接続 IP 製品で当社のリーダーとしての地位をさらに強固にし、お客様は TSMC N5 プロセスに関連する利点も享受できます。 テクノロジーに設立された地域オフィスに加えて、さらにローカルカスタマーサポートを提供できるようになります。」