112G-LR SerDes IP der dritten Generation

Cadence Design Systems hat seine 112G-Langstrecken-SerDes-IP (112G-LR) der dritten Generation für den N5-Prozess von TSMC vorgestellt, die auf Hyperscale-ASICs, AI / ML-Beschleuniger und Switch-Fabric-Systeme auf Chips (SoCs) abzielt.

Die neue Architektur bietet 25% Energieeinsparung, 40% Flächenreduzierung und bessere Designmargen gegenüber der Architektur der zweiten Generation und soll den steigenden Anforderungen nach höherer Leistung und Energieeffizienz in modernen Cloud-Rechenzentren der nächsten Generation gerecht werden.

Cadence hat verschiedene Varianten von PAM4-SerDes ermöglicht, die XSR-, VSR-, MR- und LR-Verbindungsstandards unterstützen, und konnte durch eine Kombination aus Designgewinnen und Kooperationen mit führenden Kunden von Hyperscale- und Rechenzentren spezifische Verbesserungen in das Produkt der dritten Generation integrieren und ist derzeit verfügbar verfügt über interne N5-Testchips, die derzeit charakterisiert werden.

Cadence hat bei der Bereitstellung des neuen 112G-LR SerDes IP in seiner 5-nm-SoC-Entwicklung eng mit Early-Adopter-Kunden zusammengearbeitet und ist nun bereit, sich breiter mit Kunden zu befassen, um Designs der nächsten Generation zu ermöglichen.

Mit der verbesserten Architektur kann Cadence jetzt einen verbesserten DSP mit mehreren DFE-Abgriffen (Floating Decision Feedback Equalization) anbieten, um eine robustere Leistung zu ermöglichen. Die Unterstützung der lückenlosen 1-112G-Datenrate bietet eine deutlich verbesserte E / A-Flexibilität für die Chip-zu-Chip-Konnektivität für AI / ML-Beschleuniger-SoCs. Darüber hinaus vereinfacht eine 10-fache Verbesserung der Störfestigkeit des Versorgungsgeräuschs das Design des SoC Power Delivery Network (PDN) erheblich.

Sanjive Agarwala, Corporate Vice President und General Manager der IP Group bei Cadence, sagte dazu: „Unsere enge Zusammenarbeit mit führenden Kunden von Hyperscale- und Rechenzentren hat uns Einblicke in die strengen Anforderungen der Branche gegeben und zu einem neuen Design mit verbesserter Architektur geführt Verbesserungen an allen wichtigen Parametern für 112G-SerDes und Netzwerk-Switches.

„Unsere 112G-LR SerDes-Lösung auf dem N5-Prozess von TSMC festigt unsere Führungsposition mit leistungsstarken IP-Konnektivitätsangeboten für Hyperscale-Rechenzentren weiter, und Kunden können auch die Vorteile des TSMC N5-Prozesses genießen.“ Technologie"