รุ่นที่สาม 112G-LR SerDes IP

Cadence Design Systems ได้เปิดตัว SerDes IP ระยะไกล 112G (112G-LR) รุ่นที่สามบนกระบวนการ N5 ของ TSMC โดยกำหนดเป้าหมายไปที่ ASICs ที่มีระดับไฮเปอร์สเกลตัวเร่ง AI / ML และเปลี่ยนระบบแฟบริคบนชิป (SoCs)

สถาปัตยกรรมใหม่ช่วยประหยัดพลังงาน 25% ลดพื้นที่ 40% และระยะขอบการออกแบบที่ดีกว่าสถาปัตยกรรมรุ่นที่สองและดูเหมือนจะตอบสนองความต้องการที่เพิ่มขึ้นสำหรับประสิทธิภาพที่สูงขึ้นและประสิทธิภาพการใช้พลังงานในศูนย์ข้อมูลคลาวด์ยุคใหม่ที่ทันสมัย

Cadence ได้เปิดใช้งานความแปรปรวนที่แตกต่างกันของ PAM4 SerDes ที่รองรับมาตรฐานการเชื่อมต่อระหว่าง XSR, VSR, MR และ LR และด้วยการผสมผสานระหว่างการออกแบบและการร่วมมือกับลูกค้าระดับไฮเปอร์สเกลชั้นนำและศูนย์ข้อมูลทำให้สามารถรวมการปรับปรุงเฉพาะในผลิตภัณฑ์รุ่นที่สามและในปัจจุบัน มีชิปทดสอบ N5 ภายในซึ่งอยู่ระหว่างการกำหนดลักษณะเฉพาะ

Cadence ได้ทำงานอย่างใกล้ชิดกับลูกค้าที่ใช้งานในช่วงแรกในการปรับใช้ 112G-LR SerDes IP ใหม่ในการพัฒนา SoC 5 นาโนเมตรและขณะนี้พร้อมที่จะมีส่วนร่วมกับลูกค้าในวงกว้างมากขึ้นเพื่อเปิดใช้งานการออกแบบในยุคหน้า

ด้วยสถาปัตยกรรมที่ได้รับการปรับปรุง Cadence จึงสามารถนำเสนอ DSP ที่ได้รับการปรับปรุงพร้อมด้วยการแตะแบบลอยตัวคำติชมการตัดสินใจแบบลอยตัว (DFE) หลายรายการเพื่อให้ได้ประสิทธิภาพที่แข็งแกร่งยิ่งขึ้น การสนับสนุนอัตราข้อมูลแบบไม่มีช่องว่าง 1-112G ให้ความยืดหยุ่น I / O ที่ดีขึ้นมากสำหรับการเชื่อมต่อชิปกับชิปสำหรับ SoC ตัวเร่ง AI / ML นอกจากนี้การปรับปรุงระบบป้องกันเสียงรบกวนของแหล่งจ่ายไฟให้ดีขึ้น 10 เท่าช่วยให้การออกแบบเครือข่ายการจัดส่งพลังงาน SoC (PDN) ง่ายขึ้นอย่างมาก

ความคิดเห็น Sanjive Agarwala รองประธานองค์กรและผู้จัดการทั่วไปของ IP Group ที่ Cadence กล่าวว่า“ ความร่วมมืออย่างใกล้ชิดของเรากับลูกค้าระดับไฮเปอร์สเกลชั้นนำและศูนย์ข้อมูลทำให้เราได้รับข้อมูลเชิงลึกเกี่ยวกับข้อกำหนดของอุตสาหกรรมที่เข้มงวดส่งผลให้มีการออกแบบใหม่พร้อมสถาปัตยกรรมขั้นสูงที่นำเสนอ การปรับปรุงพารามิเตอร์หลักทั้งหมดสำหรับ 112G SerDes และสวิตช์เครือข่าย

“โซลูชัน 112G-LR SerDes ของเราบนกระบวนการ N5 ของ TSMC ตอกย้ำความเป็นผู้นำของเราด้วยข้อเสนอ IP การเชื่อมต่อประสิทธิภาพสูงสำหรับศูนย์ข้อมูลระดับไฮเปอร์สเกล และลูกค้ายังสามารถเพลิดเพลินกับสิทธิประโยชน์ที่เกี่ยวข้องกับกระบวนการ TSMC N5 อีกด้วย เทคโนโลยี".