Cadence Design Systems propose désormais Cadence Cerebrus Intelligent Chip Explorer, un nouvel outil basé sur ML qui automatise et met à l'échelle la conception de puces numériques, permettant aux clients d'atteindre efficacement des objectifs de conception de puces exigeants. La combinaison de Cerebrus et du flux Cadence RTL jusqu'à l'approbation offre aux concepteurs de puces avancés, aux équipes de CAO et aux développeurs IP la capacité d'améliorer la productivité de l'ingénierie jusqu'à 10 fois par rapport à une approche manuelle tout en obtenant une puissance, des performances et des performances jusqu'à 20 % supérieures. surface.
Avec l'ajout de Cerebrus au portefeuille de produits numériques plus large, la société fournit le flux numérique complet compatible ML le plus avancé du secteur, de la synthèse à la mise en œuvre et à l'approbation. Le nouvel outil est compatible avec le cloud et utilise des ressources de calcul hautement évolutives des principaux fournisseurs de cloud pour répondre rapidement aux demandes de conception sur un large éventail de marchés, notamment l'informatique grand public, l'informatique à grande échelle, les communications 5G, l'automobile et le mobile.
"Auparavant, les équipes de conception n'avaient pas de moyen automatisé de réutiliser les connaissances de conception historiques, ce qui entraînait un temps excessif consacré au réapprentissage manuel avec chaque nouveau projet et des marges perdues", a déclaré le Dr Chin-Chi Teng, vice-président senior et directeur général. dans le Groupe Digital et Signoff chez Cadence. « La livraison de Cerebrus marque une révolution dans l'industrie EDA avec la conception de puces numériques pilotée par ML où les équipes d'ingénierie ont une plus grande opportunité d'avoir un impact plus important dans leurs organisations car elles peuvent décharger les processus manuels. Alors que l'industrie continue d'évoluer vers des nœuds avancés et que la taille et la complexité de la conception augmentent, Cerebrus permet aux concepteurs d'atteindre les objectifs PPA beaucoup plus efficacement.
« Pour maximiser efficacement les performances des nouveaux produits qui utilisent des nœuds de processus émergents, les flux de mise en œuvre numérique utilisés par notre équipe d'ingénierie doivent être continuellement mis à jour. L’optimisation automatisée du flux de conception est essentielle pour réaliser un développement de produits à un débit beaucoup plus élevé. Cerebrus, avec ses capacités innovantes de ML et les outils Cadence RTL-to-signoff, ont fourni une optimisation automatisée des flux et une exploration des plans d'étage, améliorant ainsi les performances de conception de plus de 10 %. Suite à ce succès, la nouvelle approche sera adoptée dans le développement de nos derniers projets de conception », a déclaré Satoshi Shibatani, directeur de la conception numérique. Technologie Département, Division R&D Partagée EDA, Renesas.
« Alors que Samsung Foundry continue de déployer des nœuds de processus à jour, l'efficacité de notre programme de co-optimisation de la technologie de conception (DTCO) est très importante et nous recherchons toujours des moyens innovants de dépasser le PPA dans la mise en œuvre des puces. Dans le cadre de notre partenariat à long terme avec Cadence, Samsung Foundry a utilisé Cerebrus et le flux de mise en œuvre numérique de Cadence sur plusieurs applications. Nous avons observé une réduction de puissance de plus de 8 % sur certains de nos blocs les plus critiques en quelques jours seulement par rapport à plusieurs mois d'effort manuel. De plus, nous utilisons Cerebrus pour le dimensionnement automatisé du réseau de distribution d'énergie au sol, ce qui a permis d'améliorer de plus de 50 % le calendrier de conception finale. Grâce à Cerebrus et au flux de mise en œuvre numérique offrant un meilleur PPA et des améliorations significatives de la productivité, la solution est devenue un ajout précieux à notre programme DTCO », a déclaré Sangyun Kim, vice-président, Design Technology, Samsung Foundry.