A Cadence Design Systems agora oferece o Cadence Cerebrus Intelligent Chip Explorer, uma nova ferramenta baseada em ML que automatiza e dimensiona o design de chips digitais, permitindo que os clientes entreguem com eficiência os objetivos de design de chips exigentes. A combinação do Cerebrus e do fluxo RTL para aprovação da Cadence fornece aos projetistas de chips avançados, equipes de CAD e desenvolvedores de IP a capacidade de melhorar a produtividade da engenharia em até 10X em comparação com uma abordagem manual, ao mesmo tempo em que atinge uma potência, desempenho e desempenho 20% melhores e área.
Com a adição do Cerebrus ao portfólio mais amplo de produtos digitais, a empresa fornece o fluxo completo digital habilitado para ML mais avançado do setor, desde a síntese até a implementação e aprovação. A nova ferramenta é habilitada para nuvem e utiliza recursos de computação altamente escalonáveis de provedores de nuvem líderes para atender rapidamente às demandas de design em uma ampla gama de mercados, incluindo consumidor, computação em hiperescala, comunicações 5G, automotivo e móvel.
“Anteriormente, as equipes de design não tinham uma maneira automatizada de reutilizar o conhecimento de design histórico, levando a um tempo excessivo gasto no reaprendizado manual com cada novo projeto e margens perdidas”, disse o Dr. Chin-Chi Teng, vice-presidente sênior e gerente geral no Grupo Digital e Signoff da Cadence. “A entrega do Cerebrus marca uma revolução da indústria de EDA com design de chip digital baseado em ML, onde as equipes de engenharia têm uma oportunidade maior de fornecer maior impacto em suas organizações porque podem descarregar processos manuais. À medida que a indústria continua a se mover para nós avançados e o tamanho e a complexidade do projeto aumentam, o Cerebrus permite que os projetistas atinjam as metas de PPA com muito mais eficiência ”.
“Para maximizar com eficiência o desempenho de novos produtos que utilizam nós de processos emergentes, os fluxos de implementação digital utilizados pela nossa equipe de engenharia precisam ser continuamente atualizados. A otimização automatizada do fluxo de projeto é fundamental para realizar o desenvolvimento de produtos com um rendimento muito maior. A Cerebrus, com seus recursos inovadores de ML e as ferramentas Cadence RTL-to-signoff, forneceram otimização automatizada de fluxo e exploração de planta baixa, melhorando o desempenho do projeto em mais de 10%. Após este sucesso, a nova abordagem será adotada no desenvolvimento dos nossos mais recentes projetos de design”, disse Satoshi Shibatani, diretor de Design Digital Equipar Departamento, Divisão EDA de P&D Compartilhada, Renesas.
“À medida que a Samsung Foundry continua a implantar nós de processo atualizados, a eficiência de nosso programa Design Technology Co-Optimization (DTCO) é muito importante e estamos sempre procurando maneiras inovadoras de superar o PPA na implementação de chips. Como parte de nossa parceria de longo prazo com a Cadence, a Samsung Foundry usou o Cerebrus e o fluxo de implementação digital da Cadence em vários aplicativos. Observamos mais de 8% de redução de energia em alguns de nossos blocos mais críticos em apenas alguns dias, em comparação com muitos meses de esforço manual. Além disso, estamos usando o Cerebrus para dimensionamento automatizado da rede de distribuição de energia da planta baixa, o que resultou em um tempo de projeto final mais de 50% melhor. Devido ao Cerebrus e ao fluxo de implementação digital que oferece melhor PPA e melhorias significativas de produtividade, a solução se tornou uma adição valiosa ao nosso programa DTCO ”, citou Sangyun Kim, vice-presidente de Tecnologia de Design da Samsung Foundry.