Cadence Design Systems sekarang menawarkan Cadence Cerebrus Intelligent Chip Explorer, alat berbasis ML baru yang mengotomatiskan dan menskalakan desain chip digital, memungkinkan pelanggan untuk secara efisien memberikan tujuan desain chip yang menuntut. Kombinasi Cerebrus dan aliran Cadence RTL-to-signoff memberi desainer chip canggih, tim CAD, dan pengembang IP kemampuan untuk meningkatkan produktivitas rekayasa hingga 10X dibandingkan pendekatan manual sementara juga mencapai daya, kinerja, dan daya hingga 20% lebih baik. daerah.
Dengan penambahan Cerebrus ke portofolio produk digital yang lebih luas, perusahaan menyediakan aliran penuh digital berkemampuan ML paling canggih di industri, mulai dari sintesis hingga implementasi dan penandatanganan. Alat baru ini berkemampuan cloud dan menggunakan sumber daya komputasi yang sangat skalabel dari penyedia cloud terkemuka untuk memenuhi permintaan desain dengan cepat di berbagai pasar, termasuk konsumen, komputasi hyperscale, komunikasi 5G, otomotif, dan seluler.
“Sebelumnya, tim desain tidak memiliki cara otomatis untuk menggunakan kembali pengetahuan desain historis, yang menyebabkan kelebihan waktu yang dihabiskan untuk pembelajaran ulang manual dengan setiap proyek baru dan kehilangan margin,” kata Dr Chin-Chi Teng, wakil presiden senior dan manajer umum. di Grup Digital dan Signoff di Cadence. “Pengiriman Cerebrus menandai revolusi industri EDA dengan desain chip digital berbasis ML di mana tim teknik memiliki peluang lebih besar untuk memberikan dampak yang lebih tinggi di organisasi mereka karena mereka dapat membongkar proses manual. Saat industri terus berpindah ke node tingkat lanjut dan ukuran serta kompleksitas desain meningkat, Cerebrus memungkinkan desainer mencapai tujuan PPA dengan jauh lebih efisien.”
“Untuk memaksimalkan kinerja produk baru yang menggunakan node proses baru secara efisien, alur implementasi digital yang digunakan oleh tim teknik kami perlu terus diperbarui. Pengoptimalan aliran desain otomatis sangat penting untuk mewujudkan pengembangan produk dengan hasil yang jauh lebih tinggi. Cerebrus, dengan kemampuan ML-nya yang inovatif dan alat Cadence RTL-to-signoff telah menyediakan pengoptimalan aliran otomatis dan eksplorasi denah lantai, sehingga meningkatkan kinerja desain sebesar lebih dari 10%. Menyusul kesuksesan ini, pendekatan baru akan diadopsi dalam pengembangan proyek desain terbaru kami,” kata Satoshi Shibatani, direktur Desain Digital. Teknologi Departemen, Divisi R&D EDA Bersama, Renesas.
“Seiring Samsung Foundry terus menyebarkan node proses terkini, efisiensi program Design Technology Co-Optimisation (DTCO) kami sangat penting, dan kami selalu mencari cara inovatif untuk melampaui PPA dalam implementasi chip. Sebagai bagian dari kemitraan jangka panjang kami dengan Cadence, Samsung Foundry telah menggunakan Cerebrus dan alur implementasi digital Cadence pada beberapa aplikasi. Kami telah mengamati lebih dari 8% pengurangan daya pada beberapa blok kami yang paling kritis hanya dalam beberapa hari dibandingkan upaya manual selama berbulan-bulan. Selain itu, kami menggunakan Cerebrus untuk ukuran jaringan distribusi daya denah lantai otomatis, yang menghasilkan lebih dari 50% waktu desain akhir yang lebih baik. Karena Cerebrus dan aliran implementasi digital memberikan PPA yang lebih baik dan peningkatan produktivitas yang signifikan, solusi ini telah menjadi tambahan yang berharga untuk program DTCO kami,” kutip Sangyun Kim, wakil presiden, Teknologi Desain, Samsung Foundry.