Cadence Design Systems теперь предлагает Cadence Cerebrus Intelligent Chip Explorer, новый инструмент на основе машинного обучения, который автоматизирует и масштабирует дизайн цифровых микросхем, позволяя клиентам эффективно решать сложные задачи проектирования микросхем. Комбинация Cerebrus и Cadence RTL-to-signoff Flow предоставляет продвинутым разработчикам микросхем, командам САПР и разработчикам IP возможность повысить производительность проектирования до 10 раз по сравнению с ручным подходом, а также повысить мощность, производительность и производительность до 20%. площадь.
С добавлением Cerebrus к более широкому портфелю цифровых продуктов компания предоставляет самый передовой в отрасли цифровой полный поток с поддержкой машинного обучения, от синтеза до внедрения и утверждения. Новый инструмент поддерживает облачные технологии и использует высокомасштабируемые вычислительные ресурсы от ведущих облачных провайдеров для быстрого удовлетворения требований проектирования на широком спектре рынков, включая потребительские, гипермасштабируемые вычисления, связь 5G, автомобильную и мобильную связь.
«Раньше у проектных групп не было автоматизированного способа повторного использования исторических знаний о дизайне, что приводило к лишнему времени, затрачиваемому на ручное повторное обучение для каждого нового проекта, и к потере прибыли», - сказал д-р Чин-Чи Тенг, старший вице-президент и генеральный менеджер. в группе Digital и Signoff в Cadence. «Поставка Cerebrus знаменует собой революцию в отрасли EDA с разработкой цифровых микросхем на основе машинного обучения, где инженерные группы имеют больше возможностей для повышения эффективности своих организаций, поскольку они могут разгрузить ручные процессы. По мере того, как отрасль продолжает переходить на усовершенствованные узлы, а размер и сложность конструкции увеличиваются, Cerebrus позволяет дизайнерам достигать целей PPA намного эффективнее ».
«Чтобы эффективно максимизировать производительность новых продуктов, в которых используются новые технологические узлы, процессы цифровой реализации, используемые нашей командой инженеров, должны постоянно обновляться. Автоматизированная оптимизация процесса проектирования имеет решающее значение для реализации разработки продукта с гораздо более высокой производительностью. Cerebrus с его инновационными возможностями машинного обучения и инструментами Cadence RTL для подписания обеспечил автоматическую оптимизацию потока и исследование плана этажа, повысив производительность проектирования более чем на 10%. После этого успеха новый подход будет использован при разработке наших последних дизайнерских проектов», — сказал Сатоши Шибатани, директор Digital Design. Технологии Отдел совместных исследований и разработок EDA, Renesas.
«Поскольку Samsung Foundry продолжает развертывать современные технологические узлы, эффективность нашей программы совместной оптимизации технологий проектирования (DTCO) очень важна, и мы всегда ищем инновационные способы превзойти PPA при внедрении микросхем. В рамках нашего долгосрочного партнерства с Cadence компания Samsung Foundry использовала Cerebrus и поток цифровой реализации Cadence в нескольких приложениях. Мы наблюдали снижение мощности более чем на 8% на некоторых из наших наиболее важных блоков всего за несколько дней по сравнению с многими месяцами ручных усилий. Кроме того, мы используем Cerebrus для автоматического определения размеров распределительной сети по плану этажа, что позволило сократить сроки окончательного проектирования более чем на 50%. Благодаря Cerebrus и потоку цифрового внедрения, обеспечивающему лучший PPA и значительный рост производительности, решение стало ценным дополнением к нашей программе DTCO », - цитирует Сангюн Ким, вице-президент по технологиям дизайна, Samsung Foundry.