Synopsys dévoile les solutions IP ARC DSP pour les SoC embarqués
Synopsys étend sa gamme de processeurs IP DesignWare ARC avec de nouveaux processeurs DSP 128 bits ARC VPX2 et 256 bits ARC VPX3.
Destinés à répondre à la plus large gamme de demandes de puissance, de performances et de surface (PPA) des applications embarquées et basés sur la même architecture VLIW/SIMD que le processeur DSP 512 bits ARC VPX5 plus performant de la société, ces ajouts sont capables de fournir jusqu'à deux -tiers de puissance et de surface inférieures.
La famille ARC VPX DSP IP offre désormais une plus grande flexibilité aux concepteurs pour optimiser leurs conceptions en fonction des exigences de puissance, de performances et de surface (PPA) des charges de travail embarquées telles que la fusion de capteurs IoT, le traitement radar et LiDAR, le contrôle du moteur, la reconnaissance vocale/vocale, le traitement du langage naturel et d'autres applications d'IA de pointe.
« Les appareils compatibles avec l'IA ont un besoin croissant de processeurs spécialisés capables de gérer une variété de charges de travail DSP et d'apprentissage automatique avec un degré élevé d'efficacité énergétique », a déclaré CL Chen, COO chez Neuchips, une startup de solutions de calcul spécifiques au domaine de l'IA à Taïwan. « En élargissant la famille de processeurs ARC VPX pour prendre en charge une gamme de longueurs vectorielles, Synopsys permet aux concepteurs ciblant un ensemble plus large d'applications de mettre en œuvre un traitement de signal haute performance dans leurs conceptions.
Les processeurs DSP ARC VPX2 et VPX3 sont disponibles dans des configurations à un ou deux cœurs pour répondre à un large éventail d'exigences d'application. Chaque cœur VPX contient une unité d'exécution scalaire et plusieurs unités vectorielles prenant en charge les calculs SIMD 8 bits, 16 bits et 32 bits.
Les DSP VPX prennent en charge les formats à virgule flottante demi, simple et double précision, et jusqu'à trois pipelines à virgule flottante sont disponibles dans chaque cœur VPX. T
Selon Synopsys, l'accélération matérielle unique pour les fonctions mathématiques spéciales utilisées dans les fonctions algébriques linéaires et non linéaires fournit des résultats de haute précision.
Les DSP VPX incluent des améliorations de l'architecture du jeu d'instructions (ISA) et de la bande passante de chargement/stockage pour offrir jusqu'à deux fois les performances des offres existantes pour les fonctions DSP courantes telles que les transformées de Fourier rapides (FFT).
De plus, les ARC VPX2FS et VPX3FS à sécurité renforcée intègrent des fonctions de sécurité matérielles, notamment une protection par code de correction d'erreur (ECC) pour les mémoires et les interfaces, des moniteurs de sécurité et des mécanismes de verrouillage qui aident les concepteurs à atteindre les niveaux les plus stricts d'ISO 26262 ASIL B, ASIL C et Conformité sécurité fonctionnelle ASIL D.
Comme avec les autres processeurs Synopsys ARC, les processeurs VPX2 et VPX3 sont pris en charge par la boîte à outils de développement Synopsys ARC MetaWare, qui fournit un modèle de programmation logicielle indépendant de la longueur vectorielle spécialement optimisé pour l'architecture matérielle VPX.