Synopsys เปิดตัวโซลูชัน ARC DSP IP สำหรับ SoC แบบฝัง
Synopsys กำลังขยายพอร์ตโฟลิโอ IP ของ DesignWare ARC Processor ด้วยโปรเซสเซอร์ ARC VPX128 2 บิต และ ARC VPX256 DSP 3 บิต
มีวัตถุประสงค์เพื่อจัดการกับความต้องการด้านพลังงาน ประสิทธิภาพ และพื้นที่ (PPA) ที่กว้างขึ้นของแอพพลิเคชั่นแบบฝังตัว และอิงตามสถาปัตยกรรม VLIW/SIMD เดียวกันกับโปรเซสเซอร์ ARC VPX512 DSP 5 บิตที่มีประสิทธิภาพสูงของบริษัท การเพิ่มเหล่านี้สามารถส่งมอบได้ถึงสอง - ใช้พลังงานและพื้นที่ต่ำกว่าสามเท่า
ขณะนี้ ARC VPX DSP IP ให้ความยืดหยุ่นมากขึ้นสำหรับนักออกแบบในการปรับการออกแบบให้เหมาะสมตามข้อกำหนดด้านพลังงาน ประสิทธิภาพ และพื้นที่ (PPA) ของเวิร์กโหลดแบบฝัง เช่น การรวมเซ็นเซอร์ IoT การประมวลผลเรดาร์และ LiDAR การควบคุมเครื่องยนต์ การรู้จำเสียง/คำพูด การประมวลผลภาษาธรรมชาติและแอปพลิเคชัน Edge AI อื่นๆ
“อุปกรณ์ที่เปิดใช้งาน AI มีความต้องการโปรเซสเซอร์เฉพาะที่เพิ่มมากขึ้น ซึ่งสามารถรองรับปริมาณงาน DSP และแมชชีนเลิร์นนิ่งที่หลากหลายพร้อมประสิทธิภาพการใช้พลังงานในระดับสูง” CL Chen, COO ของ Neuchips บริษัทสตาร์ทอัพโซลูชันการประมวลผลเฉพาะโดเมน AI ในไต้หวันกล่าว “ด้วยการขยายตระกูลโปรเซสเซอร์ ARC VPX เพื่อรองรับความยาวเวกเตอร์ที่หลากหลาย Synopsys ช่วยให้นักออกแบบกำหนดเป้าหมายชุดแอพพลิเคชั่นที่กว้างขึ้นเพื่อใช้การประมวลผลสัญญาณประสิทธิภาพสูงในการออกแบบของพวกเขา”
ตัวประมวลผล ARC VPX2 และ VPX3 DSP มีอยู่ในการกำหนดค่าแบบ single-core หรือ dual-core เพื่อตอบสนองความต้องการของแอพพลิเคชั่นที่หลากหลาย แกน VPX แต่ละคอร์ประกอบด้วยหน่วยประมวลผลแบบสเกลาร์และหน่วยเวกเตอร์หลายหน่วยที่รองรับการคำนวณ SIMD 8 บิต 16 บิต และ 32 บิต
VPX DSP รองรับรูปแบบทศนิยมแบบ half-, single- และ double-precision และไปป์ไลน์จุดทศนิยมสูงสุดสามแบบมีอยู่ใน VPX core แต่ละคอร์ NS
จากข้อมูลของ Synopsys การเร่งความเร็วด้วยฮาร์ดแวร์เฉพาะสำหรับฟังก์ชันคณิตศาสตร์พิเศษที่ใช้ในฟังก์ชันพีชคณิตเชิงเส้นและไม่เป็นเชิงเส้นให้ผลลัพธ์ที่มีความแม่นยำสูง
VPX DSP มีการปรับปรุงสถาปัตยกรรมชุดคำสั่ง (ISA) และแบนด์วิดท์โหลด/จัดเก็บเพื่อมอบประสิทธิภาพการทำงานที่มากกว่าข้อเสนอที่มีอยู่ถึงสองเท่าสำหรับฟังก์ชัน DSP ทั่วไป เช่น การแปลงฟูเรียร์ที่รวดเร็ว (FFT)
นอกจากนี้ ARC VPX2FS และ VPX3FS ที่ได้รับการปรับปรุงด้านความปลอดภัยยังรวมเอาคุณลักษณะด้านความปลอดภัยของฮาร์ดแวร์ ซึ่งรวมถึงการป้องกันรหัสแก้ไขข้อผิดพลาด (ECC) สำหรับหน่วยความจำและอินเทอร์เฟซ การตรวจสอบความปลอดภัย และกลไกการล็อกที่ช่วยให้นักออกแบบบรรลุระดับที่เข้มงวดที่สุดของ ISO 26262 ASIL B, ASIL C และ การปฏิบัติตามข้อกำหนดด้านความปลอดภัยในการใช้งาน ASIL D
เช่นเดียวกับโปรเซสเซอร์ Synopsys ARC อื่นๆ โปรเซสเซอร์ VPX2 และ VPX3 ได้รับการสนับสนุนโดย Synopsys ARC MetaWare Development Toolkit ซึ่งมีรูปแบบการเขียนโปรแกรมซอฟต์แวร์ที่ไม่เชื่อเรื่องพระเจ้าเวกเตอร์ที่ปรับให้เหมาะสมสำหรับสถาปัตยกรรมฮาร์ดแวร์ VPX โดยเฉพาะ